WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004057672) PROCEDE DE PRODUCTION D'ELEMENTS SEMI-CONDUCTEURS A L'AIDE D'UNE STRUCTURE D'ESSAI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/057672    N° de la demande internationale :    PCT/IB2003/005763
Date de publication : 08.07.2004 Date de dépôt international : 05.12.2003
CIB :
H01L 23/544 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (Tous Sauf US).
SIMON, Paul, L., C. [LU/FR]; (NL) (US Seulement).
VAN DE POL, Aalt, M. [NL/NL]; (NL) (US Seulement)
Inventeurs : SIMON, Paul, L., C.; (NL).
VAN DE POL, Aalt, M.; (NL)
Mandataire : DUIJVESTIJN, Adrianus, J.; Philips Intellectual Property & Standards, Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Données relatives à la priorité :
02080535.4 20.12.2002 EP
Titre (EN) METHOD OF PRODUCING SEMICONDUCTOR ELEMENTS USING A TEST STRUCTURE
(FR) PROCEDE DE PRODUCTION D'ELEMENTS SEMI-CONDUCTEURS A L'AIDE D'UNE STRUCTURE D'ESSAI
Abrégé : front page image
(EN)Testing the production of semiconductor elements on a substrate, the semiconductor elements having a plurality of cell types, by providing at least one test structure on the substrate with a number of test cells having cell types similar to one or more of the plurality of cell types, each of the cell types having at least a first and a second local interconnect layer structure to be connected to predetermined supply voltages during use, a plurality of first and second polysilicon layer structures to provide control voltages to first and second electronic component structures, respectively, connecting in the test structure all of the plurality of first polysilicon layer structures to one another to provide an interconnected first polysilicon layer structure, and connecting in the test structure all of the plurality of second polysilicon layer structures to one another to provide an interconnected second polysilicon layer structure, providing predetermined test voltages and measuring currents resulting from the test voltages to identify production errors.
(FR)L'invention concerne l'essai d'éléments semi-conducteurs produits sur un substrat, les éléments semi-conducteurs présentant une pluralité de types de cellules. Le procédé consiste à produire au moins une structure d'essai sur le substrat, ladite structure comprenant un certain nombre de types de cellules présentant des types de cellules semblables à un ou plusieurs types de la pluralité de types de cellules, chacun des types de cellules présentant au moins une première et une seconde structure d'interconnexion en couches, locale, destinée à être connectée à des tensions d'alimentation prédéterminées lors de l'utilisation, une pluralité de premières et secondes structures en couches de polysilicium destinée à fournir des tensions de commande aux premières et secondes structures de composants électroniques, respectivement. Le procédé consiste également à connecter, dans la structure d'essai, l'ensemble de la pluralité des premières structures en couches de polysilicium à une autre afin d'obtenir une première structure en couches de polysilicium interconnectée et à connecter, dans la structure d'essai, l'ensemble de la pluralité des secondes structures en couches de polysilicium à une autre afin d'obtenir une seconde structure en couches de polysilicium, à fournir des tensions d'essai prédéterminées et à mesurer des courants obtenus à partir des tensions d'essai afin d'identifier des erreurs de production.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)