Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2003107401 - MICRO-COMPOSANT INCLUANT UNE INDUCTANCE PLANAIRE ET PROCEDE DE FABRICATION D'UN TEL MICRO-COMPOSANT

Numéro de publication WO/2003/107401
Date de publication 24.12.2003
N° de la demande internationale PCT/FR2003/001749
Date du dépôt international 11.06.2003
CIB
H01L 21/02 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H01L 27/08 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
08comprenant uniquement des composants semi-conducteurs d'un seul type
CPC
H01L 27/08
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
08including only semiconductor components of a single kind
H01L 28/10
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
28Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
10Inductors
Déposants
  • MEMSCAP [FR]/[FR] (AE, AG, AL, AM, AT, AU, AZ, BA, BB, BE, BF, BG, BJ, BR, BY, BZ, CA, CF, CG, CH, CI, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GW, HR, HU, ID, IE, IL, IN, IS, IT, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MC, MD, MG, MK, ML, MN, MR, MW, MX, MZ, NE, NI, NL, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SI, SK, SL, SN, SZ, TD, TG, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW)
  • GIRARDIE, Lionel [FR]/[FR] (UsOnly)
Inventeurs
  • GIRARDIE, Lionel
Mandataires
  • VUILLERMOZ, Bruno
Données relatives à la priorité
02/0726713.06.2002FR
Langue de publication Français (fr)
Langue de dépôt français (FR)
États désignés
Titre
(EN) MICRO-COMPONENT COMPRISING A PLANAR INDUCTANCE AND METHOD FOR PRODUCTION OF SUCH A MICRO-COMPONENT
(FR) MICRO-COMPOSANT INCLUANT UNE INDUCTANCE PLANAIRE ET PROCEDE DE FABRICATION D'UN TEL MICRO-COMPOSANT
Abrégé
(EN) The invention relates to a micro-component comprising a planar inductance, arranged above the final apparent metallisation layer (2) arranged within the substrate (1), with a metallic planar coil (43, 44, 45) and two layers of high magnetic permeability arranged on both sides of the metallic coil, characterized in that each layer of high magnetic permeability is formed of a stack (23, 54) of successive elementary layers (17, 19,21, 52) of a material with high magnetic permeability and elementary layers (16, 18, 20, 22, 53) which are electrically insulating.
(FR) Micro-composant incluant une inductance planaire, située au dessus du dernier niveau de métallisation (2) apparent réalisé au sein du substrat (1), comportant un enroulement métallique plan (43, 44, 45) et deux couches de perméabilité magnétique élevées disposées de part et d'autre de l'enroulement métallique, caractérisé en ce que chaque couche de perméabilité magnétique élevée est formée d'un empilement (23, 54) successif de couches élémentaires (17, 19 ,21, 52) d'un matériau de forte perméabilité magnétique, et de couches élémentaires (16, 18, 20, 22, 53) électriquement isolantes.
Documents de brevet associés
Dernières données bibliographiques dont dispose le Bureau international