Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2003104826 - APPAREIL DE TEST À SEMI-CONDUCTEUR

Numéro de publication WO/2003/104826
Date de publication 18.12.2003
N° de la demande internationale PCT/JP2003/007315
Date du dépôt international 10.06.2003
CIB
G01R 31/319 2006.1
GPHYSIQUE
01MÉTROLOGIE; TESTS
RMESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31Dispositions pour tester les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour tests électriques caractérisées par ce qui est testé, non prévues ailleurs
28Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
317Tests de circuits numériques
3181Tests fonctionnels
319Matériel de test, c. à d. circuits de traitement de signaux de sortie
G01R 31/3193 2006.1
GPHYSIQUE
01MÉTROLOGIE; TESTS
RMESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31Dispositions pour tester les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour tests électriques caractérisées par ce qui est testé, non prévues ailleurs
28Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
317Tests de circuits numériques
3181Tests fonctionnels
319Matériel de test, c. à d. circuits de traitement de signaux de sortie
3193avec une comparaison entre la réponse effective et la réponse connue en l'absence d'erreur
CPC
G01R 25/00
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
25Arrangements for measuring phase angle between a voltage and a current, or between voltages or currents
G01R 31/28
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
G01R 31/3191
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3181Functional testing
319Tester hardware, i.e. output processing circuit
31903tester configuration
31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
3191Calibration
G01R 31/31922
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3181Functional testing
319Tester hardware, i.e. output processing circuit
31917Stimuli generation or application of test patterns to the device under test [DUT]
31922Timing generation or clock distribution
G01R 31/31937
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3181Functional testing
319Tester hardware, i.e. output processing circuit
3193with comparison between actual response and known fault free response
31937Timing aspects, e.g. measuring propagation delay
Déposants
  • ADVANTEST CORPORATION [JP]/[JP] (AllExceptUS)
  • OHASHI, Masatoshi [JP]/[JP] (UsOnly)
  • OKAYASU, Toshiyuki [JP]/[JP] (UsOnly)
Inventeurs
  • OHASHI, Masatoshi
  • OKAYASU, Toshiyuki
Mandataires
  • WATANABE, Kihei
Données relatives à la priorité
2002-16830410.06.2002JP
Langue de publication Japonais (ja)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) SEMICONDUCTOR TEST APPARATUS
(FR) APPAREIL DE TEST À SEMI-CONDUCTEUR
Abrégé
(EN) An excellent failure/no-failure test of devices can be realized by measuring the cross point of a differential clock signal CLK outputted from DUT and the timings of two data signals DATA to obtain a relative phase difference between the two signals. There are provided differential signal timing measuring means that outputs cross point information Tcross obtained by measuring the timing of the cross point of one differential output signal outputted from a device to be tested; non-differential signal timing measuring means that outputs data change point information Tdata obtained by measuring a transition timing at which the logic of the other non-differential output signal outputted from DUT transitions; phase difference calculating means that outputs a phase difference &Dgr;T obtained by calculating the relative phase difference between the cross point information Tcross obtained by measuring the two output signals at the same time and the data change point information Tdata; and failure/no-failure test means receptive of the phase difference &Dgr;T for performing, based on a predetermined threshold value, a failure/no-failure test in the relative phase relationship of DUT.
(FR) L'invention permet de réaliser un excellent test de pannes sur des dispositifs. A cet effet, on mesure le point de contact d'un signal d'horloge différentiel CLK émis par le dispositif à l'essai et on chronomètre deux signaux de données DATA afin d'obtenir un déphasage relatif entre ces deux signaux. Sont prévus des moyens de chronométrage des signaux différentiels qui émettent des informations sur le point de contact Tcross obtenues en chronométrant le point de contact d'un signal de sortie différentiel émis par un dispositif destiné à être testé ; des moyens de chronométrage des signaux non différentiels qui émettent des informations sur le point de changement de données Tdata obtenues en mesurant un temps de transition de la logique de l'autre signal de sortie non différentiel émis par les transitions du dispositif à l'essai ; des moyens de calcul du déphasage qui émettent un déphasage $g(D)T obtenu en calculant le déphasage relatif entre les informations sur le point de contact Tcross obtenues en mesurant les deux signaux de sortie en même temps et les informations sur le point de changement de données Tdata ; et des moyens de test de pannes qui reçoivent le déphasage $g(D)T afin d'effectuer, sur la base d'une valeur de seuil prédéterminée, un test de panne dans la relation de phase relative du dispositif à l'essai.
Dernières données bibliographiques dont dispose le Bureau international