WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2003065454) MODULE DE PUISSANCE A GRILLE DIVISEE ET PROCEDE DE SUPPRESSION D'OSCILLATION DANS CE MODULE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2003/065454    N° de la demande internationale :    PCT/US2003/002326
Date de publication : 07.08.2003 Date de dépôt international : 27.01.2003
Demande présentée en vertu du Chapitre 2 :    11.08.2003    
CIB :
H01L 25/07 (2006.01)
Déposants : ADVANCED POWER TECHNOLOGY, INC. [US/US]; 405 S.W. Columbia Street, Bend, OR 97702 (US)
Inventeurs : FREY, Richard, B.; (US)
Mandataire : STEWART, James, G.; Marger Johnson & McCollom P.C., 1030 S.W. Morrison Street, Portland, OR 97205 (US)
Données relatives à la priorité :
60/353,809 29.01.2002 US
Titre (EN) SPLIT−GATE POWER MODULE AND METHOD FOR SUPPRESSING OSCILLATION THEREIN
(FR) MODULE DE PUISSANCE A GRILLE DIVISEE ET PROCEDE DE SUPPRESSION D'OSCILLATION DANS CE MODULE
Abrégé : front page image
(EN)The invention involves a method of packaging and interconnecting four power transistor dies to operate at a first frequency without oscillation at a second frequency higher than the first frequency but lower than a cutoff frequency of the transistors. The method comprises mounting the dies on a substrate with a lower side (drain) of each die electrically and thermally bonded to a first area of a conductive layer on the substrate; electrically connecting a source of each die to a second area of the conductive layer on the substrate; and electrically connecting a gate of each die to a third, common interior central are of the conductive layer on the substrate via separate electrical leads. The leads are sized to substantially the same electrical length and providing a first impedance corresponding to said electrical length from the common area to each gate that will pass the first frequency substantially unattenuated and providing a second impedance from the gate of one die to the gate of a second die that will substantially attenuate the second frequency. In accordance with a first embodiment, the leads take the form of one or more jumper wires in series with a film resistor. In accordance with a second embodiment, they take the form of one or more meandering striplines having predetermined impedance characteristics, and one or more gate bonding pads connected to their respective gates with long jumper wires.
(FR)L'invention concerne un procédé destiné à encapsuler et interconnecter quatre dés à transistors de puissance en vue d'un fonctionnement à une première fréquence dépourvue d'oscillation et à une seconde fréquence supérieure à cette première fréquence mais inférieure à une fréquence de coupure des transistors. Ce procédé consiste à monter les dés sur un substrat, le côté inférieur (drain) de chaque dé étant électriquement et thermiquement lié à une première zone d'une couche conductrice sur le substrat, à connecter électriquement une source de chaque dé à une deuxième zone de la couche conductrice sur le substrat, puis à connecter électriquement une grille de chaque dé à une troisième zone centrale intérieure commune de la couche conductrice sur le substrat par l'intermédiaire de fils électriques séparés. Ces fils sont conçus pour présenter sensiblement la même longueur électrique et permettent de fournir une première impédance correspondant à ladite longueur électrique à partir de la zone commune à chaque grille en vue d'une transmission de la première fréquence sous une forme sensiblement non atténuée, puis de fournir une seconde impédance depuis la grille d'un dé jusqu'à la grille d'un second dé destiné à atténuer sensiblement la seconde fréquence. Selon un premier mode de réalisation, les fils se présentent sous la forme d'une ou de plusieurs connexions temporaires en série comprenant une résistance à couche. Selon un second mode de réalisation, ils se présentent sous la forme d'une ou de plusieurs lignes triplaques sinueuses présentant des caractéristiques d'impédance prédéterminées, un ou plusieurs plots de connexion de grille étant connectés à leurs grilles respectives au moyen de connexions temporaires longues.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)