Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2003021407 - PROCEDES ET APPAREIL DE MISE EN MARCHE RAPIDE A BOUCLE A PHASE ASSERVIE

Numéro de publication WO/2003/021407
Date de publication 13.03.2003
N° de la demande internationale PCT/US2002/027669
Date du dépôt international 29.08.2002
Demande présentée en vertu du Chapitre 2 28.03.2003
CIB
G06F 1/08 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
1Détails non couverts par les groupes G06F3/-G06F13/89
04Génération ou distribution de signaux d'horloge ou de signaux dérivés directement de ceux-ci
08Générateurs d'horloge ayant une fréquence de base modifiable ou programmable
G06F 1/32 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
1Détails non couverts par les groupes G06F3/-G06F13/89
26Alimentation en énergie électrique, p.ex. régulation à cet effet
32Moyens destinés à économiser de l'énergie
H03L 7/08 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
LCOMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7Commande automatique de fréquence ou de phase; Synchronisation
06utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
08Détails de la boucle verrouillée en phase
H03L 7/095 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
LCOMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7Commande automatique de fréquence ou de phase; Synchronisation
06utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
08Détails de la boucle verrouillée en phase
085concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie
095utilisant un détecteur de verrouillage
H03L 7/183 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
LCOMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7Commande automatique de fréquence ou de phase; Synchronisation
06utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
16Synthèse de fréquence indirecte, c. à d. production d'une fréquence désirée parmi un certain nombre de fréquences prédéterminées en utilisant une boucle verrouillée en fréquence ou en phase
18en utilisant un diviseur de fréquence ou un compteur dans la boucle
183une différence de temps étant utilisée pour verrouiller la boucle, le compteur entre des nombres fixes ou le diviseur de fréquence divisant par un nombre fixe
CPC
G06F 1/04
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
1Details not covered by groups G06F3/00G06F13/00 and G06F21/00
04Generating or distributing clock signals or signals derived directly therefrom
G06F 1/08
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
1Details not covered by groups G06F3/00G06F13/00 and G06F21/00
04Generating or distributing clock signals or signals derived directly therefrom
08Clock generators with changeable or programmable clock frequency
G06F 1/3203
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
1Details not covered by groups G06F3/00G06F13/00 and G06F21/00
26Power supply means, e.g. regulation thereof
32Means for saving power
3203Power management, i.e. event-based initiation of power-saving mode
G06F 1/3237
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
1Details not covered by groups G06F3/00G06F13/00 and G06F21/00
26Power supply means, e.g. regulation thereof
32Means for saving power
3203Power management, i.e. event-based initiation of power-saving mode
3234Power saving characterised by the action undertaken
3237by disabling clock generation or distribution
G06F 1/324
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
1Details not covered by groups G06F3/00G06F13/00 and G06F21/00
26Power supply means, e.g. regulation thereof
32Means for saving power
3203Power management, i.e. event-based initiation of power-saving mode
3234Power saving characterised by the action undertaken
324by lowering clock frequency
G06F 1/3287
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
1Details not covered by groups G06F3/00G06F13/00 and G06F21/00
26Power supply means, e.g. regulation thereof
32Means for saving power
3203Power management, i.e. event-based initiation of power-saving mode
3234Power saving characterised by the action undertaken
3287by switching off individual functional units in the computer system
Déposants
  • ANALOG DEVICES, INC. [US]/[US]
Inventeurs
  • BIRK, Palle
  • SOERRNSEN, Joern
Mandataires
  • PRITZKER, Randy, J.
Données relatives à la priorité
60/315,65529.08.2001US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) PHASE LOCKED LOOPS FAST POWER UP METHODS AND APPARATUS
(FR) PROCEDES ET APPAREIL DE MISE EN MARCHE RAPIDE A BOUCLE A PHASE ASSERVIE
Abrégé
(EN)
A PLL frequency multiplier is provided having a latency substantially equal to the wake-up time of the PLL. An operative clock signal is provided to a processor while the PLL is acquiring phase lock by insuring that the clock signal does not contain frequencies above a target frequency of a PLL and below a predetermined threshold frequency. In particular, a frquency divider and a frequency detector are provided to prevent the frequency of the clock signall from operating outside the range defined by the threshold and target frequencies.
(FR)
L'invention concerne un multiplicateur de fréquences à boucle à phase asservie, dont le temps d'attente est sensiblement égal au temps d'activation de la boucle. Un signal d'horloge opérationnel est fourni à un processeur pendant que la boucle à phase asservie acquiert un verrouillage de phase en s'assurant que le signal d'horloge ne contient pas de fréquences supérieures à une fréquence cible d'une boucle à phase asservie ni inférieures à une fréquence seuil prédéterminée. En particulier, un diviseur de fréquences et un détecteur de fréquences sont prévus pour empêcher la fréquence du signal d'horloge de fonctionner en dehors de la plage définie par les fréquences seuil et cible.
Dernières données bibliographiques dont dispose le Bureau international