Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2003009182 - PROCEDE ET SYSTEME POUVANT PRODUIRE UN AGENCEMENT DE CIRCUITS A SEMI-CONDUCTEUR AVEC VARIABILITE DE LA CONCEPTION INTERNE ASSOCIE AU REGLAGE DE PARAMETRES DE TRAITEMENT D'UN SIGNAL ANALOGIQUE, CONCEPTION D'UN CIRCUIT INTEGRE ET CIRCUIT INTEGRE PRODUIT PAR CE PROCEDE

Numéro de publication WO/2003/009182
Date de publication 30.01.2003
N° de la demande internationale PCT/EP2002/007286
Date du dépôt international 01.07.2002
CIB
G06F 17/50 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
17Équipement ou méthodes de traitement de données ou de calcul numérique, spécialement adaptés à des fonctions spécifiques
50Conception assistée par ordinateur
CPC
G06F 30/36
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
36Circuit design at the analogue level
G06F 30/39
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
39Circuit design at the physical level
Déposants
  • SEMICONDUCTOR IDEAS TO THE MARKET (ITOM) B.V. [NL/NL]; Drielindendreef 53 NL-4839 AH Breda, NL (AllExceptUS)
  • KASPERKOVITZ, Wolfdietrich, Georg [NL/NL]; NL
Inventeurs
  • KASPERKOVITZ, Wolfdietrich, Georg; NL
Mandataires
  • VAN STRAATEN, Joop; Octrooibureau van Straaten Mgr. Bosstraat 22 NL-5401 EB Uden, NL
Données relatives à la priorité
01202754.619.07.2001EP
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) A METHOD AND APPARATUS FOR GENERATING A SOLID STATE CIRCUIT LAYOUT WITH IN-DESIGN VARIABILITY ASSOCIATED TO THE SETTING OF ANALOG SIGNAL PROCESSING PARAMETERS, AND AN INTEGRATED CIRCUIT DESIGN AND AN INTEGRATED CIRCUIT PRODUCED BY APPLYING SUCH METHOD
(FR) PROCEDE ET SYSTEME POUVANT PRODUIRE UN AGENCEMENT DE CIRCUITS A SEMI-CONDUCTEUR AVEC VARIABILITE DE LA CONCEPTION INTERNE ASSOCIE AU REGLAGE DE PARAMETRES DE TRAITEMENT D'UN SIGNAL ANALOGIQUE, CONCEPTION D'UN CIRCUIT INTEGRE ET CIRCUIT INTEGRE PRODUIT PAR CE PROCEDE
Abrégé
(EN)
A Solid State Integrated Circuit Layout is generated by specifying an intended functionality assortment and translating the functionality assortment into various circuitry representations. The circuitry representations are converted into circuit items of an overall circuit, whilst configuring both first interfaces between interacting circuit items within the overall circuit and also second interfaces between further such circuit items and an external world in accordance with pre-determined interface specifications. In particular, for a situation wherein various such circuit items represent respective analog and/or steppable values to be specified on the basis of a circuit item in question, the parameter is assigned exclusively to a single such circuit item as a building block. The building block in question gets assigned a sufficient amount of in-design resizability and/or on-chip movability in accordance with a prespecified redefinability value range for the parameter in question.
(FR)
L'invention concerne un agencement de circuits intégrés à semi-conducteur obtenu par spécification d'une sélection de fonctionnalités voulue et par traduction de la sélection de fonctionnalités en diverses représentations des circuits. Les représentations des circuits sont converties en articles de circuit d'un circuit général, avec configuration simultanée des deux premières interfaces entre les articles de circuit en interaction à l'intérieur du circuit général, mais aussi de secondes interfaces entre d'autres articles de circuit analogues et un monde extérieur, conformément à des spécifications préétablies. En particulier, pour une situation dans laquelle divers articles de circuit représentent des valeurs analogiques et/ou évolutives devant être spécifiées sur la base d'un article de circuit en question, le paramètre est attribué exclusivement à un seul article de cette nature en tant que bloc fonctionnel. Le bloc fonctionnel en question se voit attribuer un niveau de redimensionnement de la conception interne et/ou de mobilité sur la puce suffisant, conformément à une gamme de valeurs de redéfinissabilité pré-spécifiée pour le paramètre en question.
Dernières données bibliographiques dont dispose le Bureau international