Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2003003259 - SYSTEME ET PROCEDE DE COMPACTION BIDIMENSIONNELLE

Numéro de publication WO/2003/003259
Date de publication 09.01.2003
N° de la demande internationale PCT/US2002/019606
Date du dépôt international 20.06.2002
Demande présentée en vertu du Chapitre 2 16.12.2002
CIB
G06F 17/50 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
17Équipement ou méthodes de traitement de données ou de calcul numérique, spécialement adaptés à des fonctions spécifiques
50Conception assistée par ordinateur
CPC
G06F 30/398
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
39Circuit design at the physical level
398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Déposants
  • QDA, INC. [US/US]; 4345 Silva Avenue Palo Alto, CA 94306, US (AllExceptUS)
  • MARPLE, David, P. [US/US]; US
Inventeurs
  • MARPLE, David, P.; US
Mandataires
  • MOLL, Robert; @PatentPlanet 1173 St. Charles Court Los Altos, CA 94024, US
Données relatives à la priorité
60/301,99429.06.2001US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) TWO DIMENSIONAL COMPACTION SYSTEM AND METHOD
(FR) SYSTEME ET PROCEDE DE COMPACTION BIDIMENSIONNELLE
Abrégé
(EN)
The present invention relates to layouts with geometrical objects (1-7), and more particularly, to a system and method (8-9) for compacting layouts in two dimensions simultaneously. In an embodiment, the system and method of the present invention are applied to IC layouts. The present invention provides for compacting layouts in two dimensions at once without depending on expensive methods such as Branch and Bound. As a result, in an embodiment, the present invention can be applied to large layouts in much the same way as conventional, one dimensional compaction systems and methods. The present invention also provides for compacting hierarchical layouts in two dimensions at once while preserving the complete hierarchy.
(FR)
L'invention concerne les topographies comprenant des objets géométriques (1-7), et plus particulièrement un système et un procédé (8-9) permettant de compacter les topographies en deux dimensions simultanément. Dans un mode de mise en oeuvre, ce système et ce procédé sont appliqués aux topographies des circuits intégrés (CI). Cette invention permet la compaction de schémas en deux dimensions à la fois, sans nécessiter le recours à des procédés coûteux tels que séparation et évaluation progressive. Dans un mode de réalisation, cette invention peut ainsi être appliquée aux dessins de grande dimension sensiblement de la même manière que les systèmes et les procédés conventionnels de compactage unidimensionnel. L'invention permet également un compactage simultané en deux dimension de topographies hiérarchiques, permettant de conserver l'intégralité de la hiérarchie.
Également publié en tant que
RU2004114220
Dernières données bibliographiques dont dispose le Bureau international