Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2003001533 - CONCEPTION D'ETIQUETTE POUR ACCES DE CACHE A ADRESSE DE FORME REDONDANTE

Numéro de publication WO/2003/001533
Date de publication 03.01.2003
N° de la demande internationale PCT/US2002/018181
Date du dépôt international 07.06.2002
Demande présentée en vertu du Chapitre 2 22.01.2003
CIB
G06F 12/08 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
08dans des systèmes de mémoires hiérarchiques, p.ex. des systèmes de mémoire virtuelle
CPC
G06F 12/0895
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0893Caches characterised by their organisation or structure
0895of parts of caches, e.g. directory or tag array
Y02D 10/13
YSECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWN ENERGY USE
10Energy efficient computing
10Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply
13Access, addressing or allocation within memory systems or architectures, e.g. to reduce power consumption or heat production or to increase battery life
Déposants
  • INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95052, US
Inventeurs
  • ZHANG, Kevin; US
Mandataires
  • MALLIE, Michael, J.; Blakely Sokoloff Taylor & Zafman 7th floor 12400 Wilshire Boulevard Los Angeles, CA 90025, US
Données relatives à la priorité
09/887,87022.06.2001US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) TAG DESIGN FOR CACHE ACCESS WITH REDUNDANT-FORM ADDRESS
(FR) CONCEPTION D'ETIQUETTE POUR ACCES DE CACHE A ADRESSE DE FORME REDONDANTE
Abrégé
(EN)
A memory and method for accessing data in a memory which uses non redundant-form address decoders is disclosed. Lines in subarrays of the memory are selected using the redundant-form address. The least significant bit of the non redundant-form address is used to selected between these lines. The compare function of the cache memory is then done with a non redundant-form address.
(FR)
L'invention concerne une mémoire et un procédé permettant d'accéder à des données dans une mémoire utilisant des décodeurs d'adresses de forme non redondante. Des lignes en sous-réseaux de la mémoire sont choisies au moyen des adresses de forme redondante. Le bit le moins significatif de l'adresse de forme non redondante est utilisé pour faire une sélection parmi ces lignes. La fonction de comparaison de la mémoire cache est ensuite mise en oeuvre avec une adresse de forme non redondante.
Également publié en tant que
GBGB0329901.3
Dernières données bibliographiques dont dispose le Bureau international