WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002086884) PROCEDE ET APPAREIL PERMETTANT DE DEFINIR LA SYNCHRONISATION DES SIGNAUX DANS UN DISPOSITIF A CIRCUIT INTEGRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/086884    N° de la demande internationale :    PCT/US2002/012025
Date de publication : 31.10.2002 Date de dépôt international : 17.04.2002
Demande présentée en vertu du Chapitre 2 :    02.10.2002    
CIB :
G06F 17/50 (2006.01)
Déposants : SUN MICROSYSTEMS, INC. [US/US]; 901 San Antonio Road, Palo Alto, CA 94303 (US)
Inventeurs : NISHTALA, Satyanarayana; (US).
SHENOY, Jayarama; (US).
CHOU, Tai-Yu; (US).
FREDA, Michael; (US)
Mandataire : PARK, Richard; 508 2nd Street, Suite 201, Davis, CA 95616 (US)
Données relatives à la priorité :
09/837,923 18.04.2001 US
Titre (EN) METHOD AND APPARATUS FOR DEFINING SIGNAL TIMING FOR AN INTEGRATED CIRCUIT DEVICE
(FR) PROCEDE ET APPAREIL PERMETTANT DE DEFINIR LA SYNCHRONISATION DES SIGNAUX DANS UN DISPOSITIF A CIRCUIT INTEGRE
Abrégé : front page image
(EN)One embodiment of the present invention provides a system for defining signal timing for an integrated circuit device. The system operates by first creating a virtual timing reference plane for the integrated circuit device. A first signal line is then routed from a semiconductor die within the integrated circuit package to a first external connection of the integrated circuit package. Next, the system generates a first escape pattern for a first circuit trace on a printed circuit board from the first external connection to the virtual timing reference plane. This first escape pattern specifies a route from where the first external connection meets the printed circuit board to the virtual timing reference plane. Finally, the system establishes a first set of circuit characteristics for a combination of the first signal line and the first circuit trace at the virtual timing reference plane.
(FR)Une forme de réalisation de la présente invention concerne un système qui définit la synchronisation des signaux pour un dispositif à circuit intégré. Le système fonctionne de la manière suivante : tout d'abord, il crée un plan de référence virtuel pour le dispositif à circuit intégré, une première ligne de signal étant ensuite acheminée d'un dé semi-conducteur à l'intérieur du boîtier de microcircuit jusqu'à une première connexion externe du boîtier de microcircuit. Le système génère ensuite un premier type de sortie vers le plan de référence de synchronisation virtuel pour une première trace du circuit formée sur une carte à circuit imprimé à partir de la première connexion externe. Ce premier type de sortie spécifie un chemin où la première connexion externe rejoint la carte à circuit imprimé par rapport au plan de référence de synchronisation virtuel. Pour terminer, le système établit un premier ensemble de caractéristiques de circuit pour une combinaison de la première ligne de signal et de la première trace de circuit au niveau du plan de référence de synchronisation virtuel.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)