WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002084477) COPROCESSEUR D'EMULATION AVEC MECANISME A BRANCHES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/084477    N° de la demande internationale :    PCT/IB2002/001094
Date de publication : 24.10.2002 Date de dépôt international : 02.04.2002
CIB :
G06F 9/318 (2006.01), G06F 9/32 (2006.01), G06F 9/38 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL)
Inventeurs : BINK, Adrianus, J.; (NL).
AUGUSTEIJN, Alexander; (NL).
HOOGENDIJK, Paul, F.; (NL).
VAN DE WIEL, Hendrikus, W., J.; (NL)
Mandataire : DE JONG, Durk, J.; Internationaal Octrooibureau B.V., Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Données relatives à la priorité :
01201340.5 12.04.2001 EP
Titre (EN) EMULATION COPROCESSOR WITH BRANCH MECHANISM
(FR) COPROCESSEUR D'EMULATION AVEC MECANISME A BRANCHES
Abrégé : front page image
(EN)The problem of mis-match between a program counter (14) of a CPU (10) and a byte code counter (18) of an instruction path coprocessor (IPC) (16) is addressed by causing the IPC (16) to translate IPC branch instructions to the CPU branch instructions, in which the CPU branch instructions implicitly indicate whether a corresponding IPC branch instructions should be taken and in which the CPU branch instruction will cause the CPU (10) to set its own program counter (14) to a safe location in the IPC range to avoid overflow.
(FR)L'invention concerne le problème du décalage entre un compteur de programmes (14) d'une unité centrale (CPU) (10) et d'un compteur de codes en octets (18) d'un coprocesseur de voies d'instruction (IPC) (16). On aborde ce problème en poussant ledit coprocesseur (IPC) (16) à traduire des instructions de la branche IPC en instructions de la branche CPU, ces instructions de la branche CPU indiquant implicitement si une instruction de la branche IPC correspondante devrait ou non être prise en compte, et l'instruction de la branche CPU forçant l'unité centrale (CPU) (10) à établir son propre compteur de programmes (14) à un emplacement sûr dans la portée IPC de manière à éviter un dépassement de capacité.
États désignés : CN, JP.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)