WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002082514) PROCEDE DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/082514    N° de la demande internationale :    PCT/US2002/010317
Date de publication : 17.10.2002 Date de dépôt international : 04.04.2002
CIB :
H01L 21/20 (2006.01), H01L 21/306 (2006.01), H01L 21/762 (2006.01)
Déposants : MASSACHUSETTS INSTITUTE OF TECHNOLOGY [US/US]; 77 Massachusetts Avenue Cambridge, MA 02139 (US)
Inventeurs : CHENG, Zhiyuan; (US).
FITZGERALD, Eugene, A.,; (US).
ANTONIADIS, Dimitri, A.; (US)
Mandataire : TESTA, HURWITZ & THIBEAULT, LLP; Patent Administrator High Street Tower 125 High Street Boston, MA 02110 (US)
Données relatives à la priorité :
60/281,502 04.04.2001 US
Titre (EN) A METHOD FOR SEMICONDUCTOR DEVICE FABRICATION
(FR) PROCEDE DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR
Abrégé : front page image
(EN)A method of fabricating a semiconductor structure. According to one aspect of the invention, on a first semiconductor substrate, a first compositionally graded Si¿1-x?Ge¿x? buffer is deposited where the Ge composition x is increasing from about zero to a value less than about 20%. Then a first etch-stop Si¿1-y?Ge¿y? layer is deposited where the Ge composition y is larger than about 20% so that the layer is an effective etch-stop. A second etch-stop layer of strained Si is then grown. The deposited layer is bonded to a second substrate. After that the first substrate is removed to release said first etch-stop Si¿1-y?Ge¿y? layer. The remaining structure is then removed in another step to release the second etch-stop layer. According to another aspect of the invention, a semiconductor structure is provided. The structure has a layer in which semiconductor devices are to be formed. The semiconductor structure includes a substrate, an insulating layer, a relaxed SiGe layer where the Ge composition is larger than approximately 15%, and a device layer selected from a group consisting of, but not limited to, strained-Si, relaxed Si¿1-y?Ge¿y? layer, strained Si¿1-z?Ge¿z? layer, Ge, GaAs, III-V materials, and II-IV materials, where Ge compositions y and z are values between 0 and 1.
(FR)L'invention porte sur un procédé de fabrication d'une structure semi-conductrice. Selon un aspect de l'invention, un premier tampon Si¿1-x?Ge¿x? à composition améliorée est déposé sur un premier substrat semi-conducteur là où dans la composition Ge x augmente d'environ zéro à une valeur inférieure à 20 % environ. Ensuite, une première couche d'arrêt de gravure Si¿1-y?Ge¿y ?est déposée là où dans la composition Ge y est supérieur à 20 % environ si bien que la couche est une couche d'arrêt de gravure efficace. On procède ensuite à la croissance d'une seconde couche d'arrêt de gravure de Si contraint. La couche déposée est fixée à un second substrat. Après avoir ôté le premier substrat afin de libérer ladite première couche d'arrêt de gravure Si¿1-y?Ge¿y?. Le reste de la structure est ensuite ôté au cours d'une autre étape afin de libérer la seconde couche d'arrêt de gravure. Selon un autre aspect de l'invention, une structure semi-conductrice est fournie. Cette structure comprend un substrat, une couche isolante, une couche SiGe souple dans laquelle la composition Ge est supérieure à environ 15 %, et une couche de dispositif choisie parmi un groupe contenant, entre autres, Si contraint, une couche Si¿1-y?Ge¿y ?souple, une couche Si¿1-z?Ge¿z? contrainte, Ge, GaAs, des substances III-V, et des substances II-VI, dans lequel y et z des compositions Ge sont des valeurs comprises entre 0 et 1.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)