WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002050896) PROCEDE DE FABRICATION DE TRANSISTORS A CONTACTS DE GRILLE DAMASCENES ET CONTACTS DE LIGNES DE BITS SANS BORDURES AUTO-ALIGNES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/050896    N° de la demande internationale :    PCT/US2001/045196
Date de publication : 27.06.2002 Date de dépôt international : 29.11.2001
Demande présentée en vertu du Chapitre 2 :    03.07.2002    
CIB :
H01L 21/8242 (2006.01)
Déposants : INFINEON TECHNOLOGIES NORTH AMERICA CORP. [US/US]; 1730 North First Street, San Jose, CA 95112-4508 (US)
Inventeurs : SEITZ, Mihel; (US).
WISE, Michael, L.; (US).
DUBUC, Christian; (US)
Mandataire : BRADEN, Stanton C.; Siemens Corporation - Intellectual Property Dept., 186 Wood Ave. South, Iselin, NJ 08830 (US).
EPPING HERMANN & FISCHER; Postfach 12 10 26, 80034 München (DE)
Données relatives à la priorité :
09/740,113 19.12.2000 US
Titre (EN) METHOD FOR FABRICATING VERTICAL TRANSISTOR RENCH CAPACITOR DRAM CELLS
(FR) PROCEDE DE FABRICATION DE TRANSISTORS A CONTACTS DE GRILLE DAMASCENES ET CONTACTS DE LIGNES DE BITS SANS BORDURES AUTO-ALIGNES
Abrégé : front page image
(EN)A Dynamic Random Access Memory is fabricated in a semiconductor body (12) of a first conductivity type in which there have been formed an array of memory cells which each include a trench capacitor and a vertical Insulated Gate Field Effect Transistor (IGFET). Each IGFET includes first (18) and second (19) output regions of a second opposite conductivity type and a gate (25) which is separated from a surface of the semiconductor body by a gate dielectric layer (21). A gate electrode (40b) connected to the gate (25) is formed using a Damascene process with insulating sidewall spacer regions (36) being formed before the gate electrode (25) is formed. Borderless contacts (56, 560), which are self aligned, are made to the first output regions (18) of each transistor using a Damascene process.
(FR)L'invention concerne une mémoire vive dynamique fabriquée dans un corps semiconducteur (12) d'un premier type de conductivité, dans lequel a été formé un réseau de cellules de mémoire, comportant chacune un condensateur en tranchée et un transistor à effet de champ à grille isolée. Chaque transistor à effet de champ à grille isolée comporte une première zone (18) et une deuxième zone (19) de sortie d'un deuxième type de conductivité opposé et une grille (25) qui est séparée d'une surface du corps semiconducteur par une couche diélectrique (21) de grille. Une électrode (40b) de grille reliée à la grille (25) est formée au moyen d'un procédé de damasquinage, des zones d'espacement (36) de parois isolantes étant formées avant que soit formée l'électrode de grille (25). Des contacts sans bordures (56, 560), auto-alignés, sont réalisés dans les premières zones de sortie (18) de chaque transistor au moyen d'un procédé de damasquinage.
États désignés : CN, JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)