WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001079987) SYNCHRONISEUR D'IMPULSION A IMPULSION A DEUX DOMAINES D'HORLOGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/079987    N° de la demande internationale :    PCT/IT2000/000153
Date de publication : 25.10.2001 Date de dépôt international : 17.04.2000
CIB :
G06F 5/06 (2006.01)
Déposants : ITALTEL S.P.A. [IT/IT]; Via Alessio di Tocqueville, 13 I-20154 Milano (IT) (Tous Sauf US).
GEMELLI, Riccardo [IT/IT]; (IT) (US Seulement).
PAVESI, Marco [IT/IT]; (IT) (US Seulement)
Inventeurs : GEMELLI, Riccardo; (IT).
PAVESI, Marco; (IT)
Mandataire : PELLEGRI, Alberto; Società Italiana Brevetti S.p.A. Piazza Repubblica, 5 I-21100 Varese (IT)
Données relatives à la priorité :
Titre (EN) TWO CLOCK DOMAIN PULSE TO PULSE SYNCHRONIZER
(FR) SYNCHRONISEUR D'IMPULSION A IMPULSION A DEUX DOMAINES D'HORLOGE
Abrégé : front page image
(EN)A synchronization circuit (P2P) for interfacing a first digital circuit functioning with a first clock (CLK1) and a second digital circuit functioning with a second clock (CLK2) that may be different from the first clock (CLK1) in terms of frequency and/or phase is constituted by a transmitting section functioning with the first clock (CLK1), a receiving section functioning with the second clock (CLK2) and a feedback section functioning with the first clock (CLK1). A bidirectional synchronizer transfers commands with a strobe signal (STR) from a microprocessor interface (MPRI) functioning with the first clock (CLK1) to an application circuit (APL) functioning with the second clock (CLK2) and alarm signals from the application circuit (APL) to the microprocessor interface (MPRI).
(FR)L'invention concerne un circuit de synchronisation (P2P) servant d'interface entre un premier circuit numérique fonctionnant avec une première horloge (CLK1), et un second circuit numérique fonctionnant avec une seconde horloge (CLK2) pouvant avoir une fréquence et/ou une phase différentes de la première (CLK1), lequel circuit est constitué par une section de transmission fonctionnant avec la première horloge (CLK1), une section de réception fonctionnant avec la seconde horloge (CLK2), et une section de rétroaction fonctionnant avec la première horloge (CLK1). Un synchroniseur bidirectionnel transfère les commandes avec un signal stroboscopique (STR) de l'interface (MPRI) d'un microprocesseur fonctionnant avec la première horloge (CLK1) vers un circuit d'application (APL) fonctionnant avec la seconde horloge (CLK2) et des signaux d'alerte émis par le circuit d'application (APL) vers l'interface (MPRI) du microprocesseur.
États désignés : CA, JP, US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)