Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2001076132 - METHODES SCALAIRES ET DE MULTIPLICATION UNIFIEE ET APPAREIL

Numéro de publication WO/2001/076132
Date de publication 11.10.2001
N° de la demande internationale PCT/US2001/009812
Date du dépôt international 27.03.2001
Demande présentée en vertu du Chapitre 2 31.10.2001
CIB
G06F 7/72 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
7Méthodes ou dispositions pour le traitement de données en agissant sur l'ordre ou le contenu des données manipulées
60Méthodes ou dispositions pour effectuer des calculs en utilisant une représentation numérique non codée, c. à d. une représentation de nombres sans base; Dispositifs de calcul utilisant une combinaison de représentations de nombres codées et non codées
72utilisant l'arithmétique des résidus
CPC
G06F 7/72
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
7Methods or arrangements for processing data by operating upon the order or content of the data handled
60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations ; , e.g. using difunction pulse trains, STEELE computers, phase computers
72using residue arithmetic
G06F 7/724
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
7Methods or arrangements for processing data by operating upon the order or content of the data handled
60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations ; , e.g. using difunction pulse trains, STEELE computers, phase computers
72using residue arithmetic
724Finite field arithmetic
G06F 7/728
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
7Methods or arrangements for processing data by operating upon the order or content of the data handled
60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations ; , e.g. using difunction pulse trains, STEELE computers, phase computers
72using residue arithmetic
728using Montgomery reduction
Déposants
  • THE STATE OF OREGON acting by and through THE STATE BOARD OF HIGHER EDUCATION on behalf of OREGON S TATE UNIVERSITY [US]/[US] (AllExceptUS)
  • KOÇ, Çetin, K. [US]/[US] (UsOnly)
  • SAVAŞ, Erkay [TR]/[US] (UsOnly)
  • TENCA, Alexandre, F. [BR]/[US] (UsOnly)
Inventeurs
  • KOÇ, Çetin, K.
  • SAVAŞ, Erkay
  • TENCA, Alexandre, F.
Mandataires
  • POLLEY, Richard, J.
Données relatives à la priorité
09/637,22911.08.2000US
60/193,67631.03.2000US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SCALABLE AND UNIFIED MULTIPLICATION METHODS AND APPARATUS
(FR) METHODES SCALAIRES ET DE MULTIPLICATION UNIFIEE ET APPAREIL
Abrégé
(EN)
Scalable and unified multipliers for multiplication of cryptographic parameters represented as elements of either of the prime field (GF(p)) and the binary extension field (GF(2m)) include processing elements arranged to execute in pipeline stages. The processing elements are configurable to perform operations corresponding to either the prime field or the binary extension field. In an example, a processing unit (601) includes dual-field adders (611-616) having a field-select input (630) that permits selection of a field arithmetic. In a representative example, multipliers are implemented as integrated circuits having processing units that each receive a single bit of one operand and partial words of the remaining operand.
(FR)
La présente invention concerne des multiplicateurs scalaires et unifiés permettant de multiplier des paramètres cryptographiques représentés sous forme d'éléments de chacun des champs primaire (<i>GF</i>(<i>p</i>)) et d'extension binaire (<i>GF</i>(2<i>m</i>)), qui comprennent des éléments de traitement configurés de façon à exécuter en pipe-line. On peut configurer ces éléments de traitement pour réaliser des opérations correspondant soit aux champs primaires, soit au champ d'extension binaire. Dans un exemple, une unité (601) de traitement comprend des additionneurs de champ duaux (611-616) possédant une entrée (630) de sélection de champ qui permet de sélectionner un champ arithmétique. Dans un exemple représentatif, on met en oeuvre des multiplicateurs sous forme de circuits intégrés possédant des unités de traitement qui reçoivent chacun un bit unique d'un opérande et des mots partiels de l'opérande restant.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international