Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le samedi 31.10.2020 à 7:00 AM CET
Paramétrages

Paramétrages

Aller à Demande

1. WO2001076070 - PROCEDES ET DISPOSITIF POUR FONCTIONNALITE D'ENTREE/SORTIE TOTALE ET BLOCAGE DE COURANT D'ATTAQUE INVERSE

Numéro de publication WO/2001/076070
Date de publication 11.10.2001
N° de la demande internationale PCT/US2001/010435
Date du dépôt international 02.04.2001
Demande présentée en vertu du Chapitre 2 01.11.2001
CIB
H03K 19/003 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
19Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
003Modifications pour accroître la fiabilité
CPC
H03K 19/003
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
003Modifications for increasing the reliability ; for protection
Déposants
  • GE FANUC AUTOMATION NORTH AMERICA, INC. [US]/[US]
Inventeurs
  • CRUICKSHANK, Ancil, B.
  • TUTEN, A., Alan
  • SMITH, Michael, G.
  • CIERI, Joseph, J.
  • GAREIS, Ronald, E.
Mandataires
  • BEULICK, John, S.
Données relatives à la priorité
09/542,26702.04.2000US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) METHODS AND APPARATUS FOR FULL I/O FUNCTIONALITY AND BLOCKING OF BACKDRIVE CURRENT
(FR) PROCEDES ET DISPOSITIF POUR FONCTIONNALITE D'ENTREE/SORTIE TOTALE ET BLOCAGE DE COURANT D'ATTAQUE INVERSE
Abrégé
(EN)
An input/output (I/O) port designed for electrical interconnection with multiple similar ports includes an input read circuit, an output drive circuit, and a circuit to control the port for input or output mode by electrically disconnecting the output drive circuit from the port. Also included is a back drive current protection circuit placed in series in between an external (I/O) line and the input read and output drive circuits which blocks backdrive currents from other active processors when the processor that includes the protection circuit is in a powered down state while still allowing full input/output functionally in a powered up state.
(FR)
L'invention concerne un port d'entrée/sortie (E/S) (12, 14) destiné à une interconnexion électrique avec plusieurs ports similaires. Ce port comprend un circuit de lecture d'entrée (26, 28), un circuit d'attaque de sortie (30, 32) et un circuit (46, 48) permettant de commander le port pour un mode d'entrée ou de sortie par déconnexion électrique entre le circuit d'attaque de sortie et ledit port. L'invention concerne également un circuit de protection contre les courants d'attaque inverses (34, 36, 40, 42) placé en série entre une ligne E/S externe (22) et les circuits de lecture en entrée et d'attaque en sortie. Ce circuit bloque les courants d'attaque inverses provenant d'autres processeurs actifs lorsque le processeur qui comprend le circuit de protection se trouve dans un état de veille, mais permet de conserver une fonctionnalité d'entrée/sortie totale dans un état de mise sous tension.
Dernières données bibliographiques dont dispose le Bureau international