WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001016779) PROCESSEUR RESEAU, ORGANISATION MEMOIRE ET PROCEDES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/016779    N° de la demande internationale :    PCT/US2000/020794
Date de publication : 08.03.2001 Date de dépôt international : 24.08.2000
Demande présentée en vertu du Chapitre 2 :    22.01.2001    
CIB :
H04L 12/56 (2006.01), H04Q 11/04 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, NJ 10504 (US)
Inventeurs : BASS, Brian, Mitchell; (US).
CALVIGNAC, Jean, Louis; (US).
HEDDES, Marco, C.; (US).
PATEL, Piyush, Chunilal; (US).
REVILLA, Juan, Guillermo; (US).
SIEGEL, Michael, Steven; (US).
VERPLANKEN, Fabrice, Jean; (FR)
Mandataire : MCCONNELL, Daniel, E.; P.O. Box 12195, D2Y7/B656, Research Triangle Park, NC 27709 (US)
Données relatives à la priorité :
09/384,744 27.08.1999 US
Titre (EN) NETWORK PROCESSOR, MEMORY ORGANIZATION AND METHODS
(FR) PROCESSEUR RESEAU, ORGANISATION MEMOIRE ET PROCEDES
Abrégé : front page image
(EN)A network switch apparatus (10), components for such an apparatus, and methods of operating such an apparatus in which data flow handling and flexibility is enhanced by the cooperation of a plurality of memory elements and a plurality of interface processors formed on a semiconductor substrate (10). The memory elements and interface processors together form a network processor (10) capable of cooperating with other elements in executing instructions directing the flow of data in a network. Access to the memory elements is controlled in a particular manner and under operative rules which provide controlled multiple accesses of the plurality of memory elements by a plurality of processors.
(FR)L'invention concerne un dispositif de commutation réseau (10), des composants pour un tel dispositif, et des procédés de mise en oeuvre d'un tel dispositif dans lequel l'utilisation et la flexibilité du flux de données sont améliorées par la coopération entre une pluralité d'éléments mémoire et une pluralité de processeurs d'interface formés sur un plaque à semi-conducteurs (10). Les éléments mémoire et les processeurs d'interface forment en commun un processeur réseau (10) capable de coopérer avec d'autres éléments dans l'exécution d'instructions dirigeant le flux de données dans un réseau. L'accès aux éléments mémoire est commandé de manière particulière et en respectant certaines règles opératives permettant des accès multiples commandés de la pluralité d'éléments mémoire au moyen d'une pluralité de processeurs.
États désignés : CN, JP, KR, SG.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)