WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001016777) COMPLEXE ET PROCEDES DE TRAITEMENT DE PROCESSEUR RESEAU
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/016777    N° de la demande internationale :    PCT/US2000/020797
Date de publication : 08.03.2001 Date de dépôt international : 24.08.2000
Demande présentée en vertu du Chapitre 2 :    22.01.2001    
CIB :
G06F 15/80 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, NY 10504 (US)
Inventeurs : BASS, Brian, Mitchell; (US).
CALVIGNAC, Jean-Louis; (US).
GALLO, Anthony, Matteo; (US).
HEDDES, Marco, C.; (US).
LEAVENS, Ross, Boyd; (US).
PATEL, Piyush, Chunilal; (US).
RINALDI, Mark, Anthony; (US).
SIEGEL, Michael, Steven; (US).
VERPLANKEN, Fabrice, Jean; (FR)
Mandataire : MCCONNELL, Daniel, E.; P.O. Box 12195, D2Y7/B656, Research Triangle Park, NC 27709 (US)
Données relatives à la priorité :
09/384,691 27.08.1999 US
Titre (EN) NETWORK PROCESSOR PROCESSING COMPLEX AND METHODS
(FR) COMPLEXE ET PROCEDES DE TRAITEMENT DE PROCESSEUR RESEAU
Abrégé : front page image
(EN)A network processor (10) useful in network switch apparatus and methods of operating such a processor in which data flow handling and flexibility is enhanced by the cooperation of an embedded processor complex (12) with a suite of peripherals (14-36 and 40), all formed on a common semiconductor substrate. The interface processors (16, 34) provide data path for inbound and outbound data flow and operate under the control of instructions stored in an instruction store formed on the semiconductor substrate, while storage of transiting data flow portions is provided by memory peripherals and interfaces to external memory elements.
(FR)La présente invention concerne, d'une part un processeur réseau (10) convenant particulièrement dans un appareil de commutation de réseau, et d'autre part des procédés de mise en oeuvre d'un tel processeur. En l'occurrence, on améliore la souplesse du traitement des flux de données grâce à une coopération d'un complexe de processeurs imbriqués (12) avec une suite de périphériques (14-36, 40), tous réalisés sur un substrat de semi-conducteurs commun. Les processeurs d'interface (16, 34) constituent le chemin de données pour les flux de données entrants et sortants. Ces processeurs fonctionnent sous la commande d'instructions mémorisées dans une mémoire d'instructions réalisée sur le substrat de semi-conducteurs. Par contre, la mémorisation des parties de flux de données en transir se fait au niveau des périphériques de mémoire et d'interfaces desservant les éléments de mémoire externe.
États désignés : CN, JP, KR, SG.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)