Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2000036638 - PROCEDE DE COMMANDE D'UN APPAREIL DE GRAVURE PAR PLASMA HAUTE DENSITE, DESTINE A DIMINUER TOUT ENDOMMAGEMENT D'UN DISPOSITIF A TRANSISTOR

Numéro de publication WO/2000/036638
Date de publication 22.06.2000
N° de la demande internationale PCT/US1999/029532
Date du dépôt international 13.12.1999
Demande présentée en vertu du Chapitre 2 14.07.2000
CIB
H01L 21/311 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
31pour former des couches isolantes en surface, p.ex. pour masquer ou en utilisant des techniques photolithographiques; Post-traitement de ces couches; Emploi de matériaux spécifiés pour ces couches
3105Post-traitement
311Gravure des couches isolantes
CPC
H01L 21/31116
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
31to form insulating layers thereon, e.g. for masking or by using photolithographic techniques
3105After-treatment
311Etching the insulating layers ; by chemical or physical means
31105Etching inorganic layers
31111by chemical means
31116by dry-etching
Y10S 438/91
YSECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
10TECHNICAL SUBJECTS COVERED BY FORMER USPC
STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
438Semiconductor device manufacturing: process
91Controlling charging state at semiconductor-insulator interface
Déposants
  • LAM RESEARCH CORPORATION [US]/[US]
Inventeurs
  • HUDSON, Eric, A.
  • WINNICZEK, Jaroslaw, W.
  • COOK, Joel, M.
  • MAYNARD, Helen, L.
Mandataires
  • HICKMAN, Paul, L.
Données relatives à la priorité
09/215,02017.12.1998US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) METHODS FOR RUNNING A HIGH DENSITY PLASMA ETCHER TO ACHIEVE REDUCED TRANSISTOR DEVICE DAMAGE
(FR) PROCEDE DE COMMANDE D'UN APPAREIL DE GRAVURE PAR PLASMA HAUTE DENSITE, DESTINE A DIMINUER TOUT ENDOMMAGEMENT D'UN DISPOSITIF A TRANSISTOR
Abrégé
(EN)
Disclosed are methods and systems for etching dielectric layers in a high density plasma etcher. A method includes providing a wafer having a photoresist mask over a dielectric layer in order to define at least one contact via hole or open area that is electrically interconnected down to the silicon substrate of the wafer. The method then proceeds to inserting the wafer into the high density plasma etcher and pulsed application of a TCP power source of the high density plasma etcher. The pulsed application includes ascertaining a desired etch performance characteristic, which includes photoresist selectivity and etch rate which is associated with a continuous wave application of the TCP source. Then, selecting a duty cycle of the pulsed application of the TCP source and scaling a peak power of the pulsed application of the TCP source in order to match a cycle-averaged power that would be delivered by the continuous wave application of the TCP source. The pulsed application of the TCP power source is configured to etch through the dielectric layer to at least one contact via hole or open area while substantially reducing damage to the transistor gate oxides of the transistor devices.
(FR)
L'invention concerne des procédés et systèmes de gravure de couches diélectriques destinés à un appareil de gravure par plasma haute densité. L'un de ces procédés comprend les étapes suivantes consistant à préparer une plaquette présentant sur sa couche diélectrique un masque de photorésist, de manière à définir au moins un trou traversant ou une zone ouverte, de contact, connectés électriquement au substrat de silicium de la plaquette, à insérer la plaquette dans l'appareil de gravure par plasma haute densité, à exécuter une application pulsée d'une source de plasma couplé par transformateur d'un appareil de gravure par plasma haute densité, cette application consistant à déterminer une caractéristique de gravure recherchée, notamment la sélectivité du photorésist ainsi que la vitesse de gravure associée à une application d'ondes continues de la source de plasma couplé par transformateur, puis à choisir un cycle de travail de l'application pulsée de la source et à graduer une puissance de crête d'application pulsée de cette source, de manière à la faire correspondre à une puissance à cycle moyenné, fournie par l'application d'ondes continues de la source. L'application pulsée de la source de plasma couplé par transformateur est conçue de manière à graver la couche diélectrique pour pratiquer au moins un trou traversant ou une zone ouverte, de contact, tout en limitant sensiblement l'endommagement des oxydes de la grille des dispositifs à transistor.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international