Commentaires
Paramétrages

Paramétrages

Aller à Demande

1. WO2000026772 - SYSTEMES DE TRAITEMENT

Lien permanent
Numéro de publication WO/2000/026772
Date de publication 11.05.2000
N° de la demande internationale PCT/EP1999/008058
Date du dépôt international 25.10.1999
Demande présentée en vertu du Chapitre 2 06.03.2000
CIB
G06F 9/30 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9Dispositions pour la commande par programme, p.ex. unités de commande
06utilisant des programmes stockés, c. à d. utilisant un moyen de stockage interne à l'équipement de traitement de données pour recevoir ou conserver les programmes
30Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions
G06F 9/38 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9Dispositions pour la commande par programme, p.ex. unités de commande
06utilisant des programmes stockés, c. à d. utilisant un moyen de stockage interne à l'équipement de traitement de données pour recevoir ou conserver les programmes
30Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions
38Exécution simultanée d'instructions
CPC
G06F 15/167
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
15Digital computers in general
16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
163Interprocessor communication
167using a common memory, e.g. mailbox
G06F 9/30098
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
30098Register arrangements
G06F 9/30116
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
30098Register arrangements
30105Register structure
30116Shadow registers, e.g. coupled registers, not forming part of the register space
G06F 9/30123
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
30098Register arrangements
3012Organisation of register space, e.g. banked or distributed register file
30123according to context, e.g. thread buffers
G06F 9/3879
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3877using a slave processor, e.g. coprocessor
3879for non-native instruction execution, e.g. executing a command; for Java instruction set
Déposants
  • TELEFONAKTIEBOLAGET LM ERICSSON [SE]/[SE] (AllExceptUS)
  • NAYLOR, Rowan, Nigel [GB]/[GB] (UsOnly)
Inventeurs
  • NAYLOR, Rowan, Nigel
Mandataires
  • VIGARS, Christopher, Ian
Données relatives à la priorité
9823819.930.10.1998GB
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) PROCESSING ARRANGEMENTS
(FR) SYSTEMES DE TRAITEMENT
front page image
Abrégé
(EN)
A processing arrangement for a computer comprising: first processor means (1) for processing a first set of instructions; and second processor means (2) for processing a second set of instructions, the second set of instructions being a subset of the first set of instructions, wherein the second processor means (2) is arranged to receive control signals and to process instructions in dependence upon those control signals without reference to the first processor means.
(FR)
Système de traitement pour un ordinateur, qui comporte un premier processeur (1) destiné à traiter un premier groupe d'instructions et un second processeur (2) destiné à traiter un second groupe d'instructions, le second groupe d'instructions étant un sous-groupe du premier groupe d'instructions. Le second processeur (2) est conçu pour recevoir des signaux de commande et pour traiter des instructions sur la base desdits signaux de commande, sans référence au premier processeur.
Également publié en tant que
AU1999063424
CN1325511
EE200100237
EP1125194
GB2343269
JP2002529810
KR1020010080349
MYPI 99004679
US7197627
Dernières données bibliographiques dont dispose le Bureau international
# -