WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000011566) GENERATION AUTOMATIQUE DE CIRCUITS BIST A MEMOIRE DEFINISSABLES PAR L'UTILISATEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/011566    N° de la demande internationale :    PCT/US1998/017302
Date de publication : 02.03.2000 Date de dépôt international : 21.08.1998
Demande présentée en vertu du Chapitre 2 :    28.02.2000    
CIB :
G01R 31/3185 (2006.01), G11C 29/12 (2006.01)
Déposants : CREDENCE SYSTEMS CORPORATION [US/US]; 215 Fourier Avenue Fremont, CA 94539 (US)
Inventeurs : LEPEJIAN, Yervant, David; (US).
MARANDJIAN, Hrant; (AM).
GHUKASYAN, Hovhannes; (AM).
KRAUS, Lawrence; (US)
Mandataire : SMITH-HILL, John; Smith-Hill and Bedell, P.C. Suite 104 12670 NW Barnes Road Portland, OR 97229 (US)
Données relatives à la priorité :
Titre (EN) AUTOMATIC GENERATION OF USER DEFINABLE MEMORY BIST CIRCUITRY
(FR) GENERATION AUTOMATIQUE DE CIRCUITS BIST A MEMOIRE DEFINISSABLES PAR L'UTILISATEUR
Abrégé : front page image
(EN)A method and apparatus are provided for automatically generating the design of a BIST for embedded memories (117) of an IC. The approach relies on counters or pseudo-random generators for the implementation of many of the functions. The invention incorporates soft ware that generates equations (114) that can be used as inputs to a logic synthesis tool (116). The output of the synthesis tool feeds an automatic routing tool where it is merged with the output of the synthesis of the other portions of the integrated circuit, IC. The routing tool places and routes the signals through the logic described by the synthesis tool along with the remainder of the IC. The result is a completed IC design that includes efficient memory BIST circuitry.
(FR)L'invention concerne un procédé et un appareil pour générer automatiquement la conception d'un BIST pour des mémoires intégrées (117) d'un IC. La méthode d'investigation repose sur l'utilisation de compteurs ou de générateurs pseudo-aléatoires pour la mise en application d'une pluralité de fonctions. L'invention intègre un logiciel qui génère des équations (114) pouvant être utilisées comme entrées pour un outil de synthèse logique (116). La sortie de l'outil de synthèse alimente un outil d'acheminement où il se confond avec la sortie de la synthèse des autres portions du circuit intégré, IC. L'outil d'acheminement place et achemine les signaux par la logique décrite par l'outil de synthèse, conjointement avec le reste de l'IC. Le résultat se traduit par une conception IC complétée comprenant des circuits BIST de mémoire efficaces.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)