Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO1999060475 - ANTICIPATEUR DE BIT DE GAUCHE POUR MULTIPLICATEUR A VIRGULE FLOTTANTE

Numéro de publication WO/1999/060475
Date de publication 25.11.1999
N° de la demande internationale PCT/US1999/008050
Date du dépôt international 08.04.1999
Demande présentée en vertu du Chapitre 2 29.11.1999
CIB
G06F 5/01 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
5Procédés ou dispositions pour la conversion de données, sans modification de l'ordre ou du contenu des données manipulées
01pour le décalage, p.ex. la justification, le changement d'échelle, la normalisation
G06F 7/74 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
7Méthodes ou dispositions pour le traitement de données en agissant sur l'ordre ou le contenu des données manipulées
74Sélection ou codage, à l'intérieur d'un mot, de la position d'un ou de plusieurs chiffres binaires ayant une valeur spécifiée, p.ex. détection du un ou du zéro le plus ou le moins significatif, codeurs de priorité
CPC
G06F 5/012
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
5Methods or arrangements for data conversion without changing the order or content of the data handled
01for shifting, e.g. justifying, scaling, normalising
012in floating-point computations
G06F 7/74
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
7Methods or arrangements for processing data by operating upon the order or content of the data handled
74Selecting or encoding within a word the position of one or more bits having a specified value, e.g. most or least significant one or zero detection, priority encoders
Déposants
  • INTEL CORPORATION [US]/[US] (AllExceptUS)
  • VIJAYRAO, Narsing, K. [IN]/[US] (UsOnly)
  • KUMAR, Sudarshan [IN]/[US] (UsOnly)
Inventeurs
  • VIJAYRAO, Narsing, K.
  • KUMAR, Sudarshan
Mandataires
  • CORTES, Roland, B.
  • TAYLOR, Edwin, H.
Données relatives à la priorité
09/081,83319.05.1998US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) A LEADING BIT ANTICIPATOR FOR FLOATING POINT MULTIPLICATION
(FR) ANTICIPATEUR DE BIT DE GAUCHE POUR MULTIPLICATEUR A VIRGULE FLOTTANTE
Abrégé
(EN)
A floating point multiplier unit (200) with a leading bit anticipator (240) for predicting the leading non-zero bit of the sum of carry and sum terms, the leading bit anticipator comprising an array of logic gates to provide a binary tuple indicative of the logical OR of the carry and sum terms.
(FR)
L'invention porte sur un multiplicateur (200) à virgule flottante à anticipateur (240) de bit de gauche permettant de prédire le bit de gauche non nul de la somme des termes de report et de totalisation. Ledit anticipateur comporte un réseau de portes logiques fournissant un tuple indicateur de la logique OR des termes de report et de totalisation.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international