(EN) Apparatus provides time division multiplex (TDM) transmissions of interrupt requests between a plurality of shelves (10-13) to a microprocessor (16) mounted on one of the shelves. The shelves are interconnected with a cable (14) wherein one lead is dedicated for the transmission of interrupt data signals to the microprocessor. Each shelf includes a plurality of ports or elements that are monitored and initiate interrupt request signals when a request for an action occurs therein for processing by the microcomputer. A separate encoder (18, 21) is mounted on each of the shelves for converting an interrupt request signal from an element on the same shelf into an X-bit interrupt data signal identifying that element. The bits of the X-bit interrupt data signal are serially transmitted over the one lead of the cable during a separate plurality of at least X clock cycles (32-36) forming a timeslot assigned to the shelf originating the interrupt request within a frame period. The encoder (18) on the shelf with the microprocessor receives the X-bit interrupt data signal and generates a Y-bit signal including the received X-bit interrupt data and a Z-bit code identifying the shelf originating the X-bit interrupt data signal as determined from the timeslot in the frame period in which the X-bit interrupt data signal was received. This Y-bit signal is transmitted to the microprocessor for processing.
(FR) On décrit un système qui met en oeuvre un multiplexage dans le temps (MRT) pour transmettre des demandes d'interruption entre plusieurs châssis (10 à 13) et un microprocesseur (16) monté sur un des châssis. Ces châssis sont interconnectés au moyen d'un câble (14) dont l'un des cordons est réservé à la transmission de signaux de données d'interruption au microprocesseur. Chaque châssis inclut une série de ports ou d'éléments contrôlés qui, lorsqu'ils reçoivent une demande pour une action, envoient au microprocesseur des signaux de demandes d'interruption à traiter. Un codeur séparé (18, 21) est monté sur chacun des châssis pour convertir un signal de demandes d'interruption à partir d'un élément sur le même châssis en un signal de donnée d'interruption à X bits pour identifier cet élément. Les bits du signal de donnée d'interruption à X bits sont transmis par séries par le biais dudit cordon du câble pendant une série distincte d'au moins X cycles d'horloge (32 à 36) formant pendant une période de trame un intervalle de temps affecté à celui des châssis d'où est partie la demande d'interruption. Le codeur (18) sur le châssis muni du microprocesseur reçoit le signal de donnée d'interruption à X bits et génère un signal à Y bits incluant les données d'interruption à X bits reçues et un code à Z bits identifiant le châssis d'où est parti le signal de donnée d'interruption à X bits tel qu'il a été déterminé à partir de l'intervalle de temps dans la période de trame dans laquelle le signal de donnée d'interruption à X bits a été reçu. Ce signal à Y bits est transmis au microprocesseur pour traitement.