WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998053408) CONTROLEUR DE PROCESSEUR POUR ACCELERER LA VITESSE D'EMISSION D'INSTRUCTIONS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/053408    N° de la demande internationale :    PCT/GB1998/001461
Date de publication : 26.11.1998 Date de dépôt international : 21.05.1998
Demande présentée en vertu du Chapitre 2 :    18.12.1998    
CIB :
G06F 9/318 (2006.01), G06F 9/38 (2006.01), G06F 15/80 (2006.01)
Déposants : ASPEX MICROSYSTEMS LTD. [GB/GB]; Brunel University, Uxbridge, Middlesex UB8 3PH (GB) (Tous Sauf US).
LANCASTER, John, Charles [GB/GB]; (GB) (US Seulement)
Inventeurs : LANCASTER, John, Charles; (GB)
Mandataire : AHMAD, Sheikh, Shakeel; David Keltie Associates, 12 New Fetter Lane, London EC4A 1AP (GB)
Données relatives à la priorité :
9710749.4 23.05.1997 GB
Titre (EN) PROCESSOR CONTROLLER FOR ACCELERATING INSTRUCTION ISSUING RATE
(FR) CONTROLEUR DE PROCESSEUR POUR ACCELERER LA VITESSE D'EMISSION D'INSTRUCTIONS
Abrégé : front page image
(EN)A data processor controller comprises a first processor (501; 901) for generating data processor instructions at a first rate and an instruction multiplying circuit (503; 903) for receiving the data processor instructions at the first rate and being arranged to multiply the instructions and forward the multiplied instructions to a data processor (505; 905) at a second rate substantially greater than the first rate. The first processor outputs a stream of compounded data processor instructions and the multiplying circuit (503; 903) separates the compounded instructions into a single stream of individual instructions in an non-compounded format. Multiplication is effectively achieved by repeating both single and blocks of data processor instructions. The effective bandwidth between the first processor (501; 901) and the data processor (505; 905) is multiplied by the multiplying circuit (503; 903) which takes advantage of the different sizes of data pathways (507, 509, 511) available between the first processor (501; 901) and the data processor (505; 905).
(FR)L'invention concerne un contrôleur de processeur de données comportant un premier processeur (501; 901), destiné à produire des instructions du processeur de données, à une première vitesse, et un circuit de multiplication des instructions (503; 903) destiné à recevoir les instructions du processeur de données, à la première vitesse, et conçu pour multiplier ces instructions et les acheminer, à une seconde vitesse sensiblement supérieure à la première, jusqu'à un processeur de données (505; 905). Le premier processeur délivre un courant d'instructions combinées du processeur de données et le circuit de multiplication (503; 903) fractionne lesdites instructions en un seul courant d'instructions individuelles présentées dans un format où elles ne sont pas combinées. Une multiplication efficace est obtenue par répétition des instructions simples, comme des instructions en bloc, destinées au processeur de données. La largeur de bande efficace entre le premier processeur (501; 901) et le processeur de données (505; 905) est multipliée par le circuit de multiplication (503; 903) qui tire parti des dimensions différentes des chemins de données (507, 509, 511) disponibles entre le premier processeur (501; 901) et le processeur de données (505; 905).
États désignés : AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, GM, GW, HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)