WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998027582) TRANSISTOR MIS A GRILLE METALLIQUE AUTO-ALIGNEE ET SON PROCEDE DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/027582    N° de la demande internationale :    PCT/FR1997/002300
Date de publication : 25.06.1998 Date de dépôt international : 15.12.1997
Demande présentée en vertu du Chapitre 2 :    08.06.1998    
CIB :
H01L 21/28 (2006.01), H01L 21/336 (2006.01), H01L 21/8238 (2006.01), H01L 29/423 (2006.01), H01L 29/49 (2006.01)
Déposants : COMMISSARIAT A L'ENERGIE ATOMIQUE [FR/FR]; 31-33, rue de la Fédération, F-75015 Paris (FR) (Tous Sauf US).
DELEONIBUS, Simon [FR/FR]; (FR) (US Seulement).
MARTIN, François [FR/FR]; (FR) (US Seulement)
Inventeurs : DELEONIBUS, Simon; (FR).
MARTIN, François; (FR)
Mandataire : BREVATOME; 25, rue de Ponthieu, F-75008 Paris (FR)
Données relatives à la priorité :
96/15436 16.12.1996 FR
Titre (EN) MIS TRANSISTOR WITH SELF-ALIGNED METAL GRID AND METHOD FOR MAKING IT
(FR) TRANSISTOR MIS A GRILLE METALLIQUE AUTO-ALIGNEE ET SON PROCEDE DE FABRICATION
Abrégé : front page image
(EN)The invention concerns a MIS transistor with self-aligned metal grid and the method for making it. The method consists in the following steps: a) producing on a substrate (100) a dummy grid in a material capable of resisting to a thermal treatment; b) forming in the substrate self-aligned source and drain regions (118, 120) on the dummy grid; c) laterally coating the dummy grid with an electrically insulating material (124, 126); d) eliminating the dummy grid and forming in its place a permanent grid (136) in a material with weak resistivity. The invention is useful for making ultrahigh frequency circuits.
(FR)La présente invention concerne un transistor MIS et son procédé de réalisation. Le procédé comporte les étapes suivantes: a) la réalisation sur un substrat (100) d'une grille factice en un matériau apte à résister à un traitement thermique, b) la formation dans le substrat de régions (118, 120) de source et de drain auto-alignées sur la grille factice, c) l'enrobage latéral de la grille factice avec un matériau isolant électrique (124, 126), d) l'élimination de la grille factice et la formation à la place de la grille factice d'une grille définitive (136) en un matériau de faible résistivité. Application à la fabrication de circuits hyperfréquences.
États désignés : JP, US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : français (FR)
Langue de dépôt : français (FR)