Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO1998005035 - MEMOIRE RAM MULTIPORT A CONFIGURATION DE PORTS DE DONNEES PROGRAMMABLE

Numéro de publication WO/1998/005035
Date de publication 05.02.1998
N° de la demande internationale PCT/US1997/010446
Date du dépôt international 13.06.1997
Demande présentée en vertu du Chapitre 2 13.02.1998
CIB
G11C 7/10 2006.1
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
7Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
10Dispositions d'interface d'entrée/sortie de données, p.ex. circuits de commande E/S de données, mémoires tampon de données E/S
CPC
G11C 7/1006
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
1006Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Déposants
  • XILINX, INC. [US]/[US]
Inventeurs
  • NANCE, Scott, S.
  • SHEPPARD, Douglas, P.
  • SAWYER, Nicholas, J.
Mandataires
  • YOUNG, Edel, M.
Données relatives à la priorité
08/687,90229.07.1996US
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) A MULTIPORT RAM WITH PROGRAMMABLE DATA PORT CONFIGURATION
(FR) MEMOIRE RAM MULTIPORT A CONFIGURATION DE PORTS DE DONNEES PROGRAMMABLE
Abrégé
(EN) A RAM with programmable data port configuration provides for programmable configuration of RAM data ports, and in the case of a multiport RAM, for independent programmable configuration of each data port. A single programmable RAM cell can be utilized in a variety of data port configurations, thereby reducing the number of combinations necessary in a standard cell library or gate array to implement the every possible configuration. In one embodiment of the invention, a dual port RAM is provided with a decoder, and input multiplexer and an output multiplexer for each data port. The input multiplexer for each data port provides several different selectable mappings of a RAM input word of varying sizes to the input bus lines of the respective data port. Similarly, the output multiplexer for each data port provides several different selectable mappings of the RAM output bus lines to the RAM output word. The decoder receives configuration programming bits to determine the appropriate size of the RAM input and output word for the respective port, and based on column addressing bits, outputs a select signal to select the appropriate mapping from the input and output multiplexers. Decoding circuitry is used during RAM write operations to disable those input bus lines not addressed.
(FR) Une mémoire RAM à configuration de ports de données programmable permet la configuration programmable de ports de données RAM, et dans le cas d'une mémoire RAM multiport, une configuration programmable indépendante de chaque port de données. Une cellule RAM individuelle programmable peut être utilisée dans diverses configurations de ports de données, réduisant ainsi le nombre de combinaisons nécessaire dans une librairie de cellules standard ou une matrice de portes afin de mettre en oeuvre chaque configuration possible. Dans un mode de réalisation de l'invention, une mémoire RAM à deux ports est dotée d'un décodeur, d'un multiplexeur d'entrées et d'un multiplexeur de sorties pour chaque port de données. Le multiplexeur d'entrée pour chaque port de données fournit plusieurs projections sélectionnables différentes d'un mot d'entrée RAM de taille variable aux lignes de bus d'entrée du port de données respectif. De même, le multiplexeur de sorties de chaque port de données fournit plusieurs projections sélectionnables différentes de lignes de bus de sortie RAM au mot de sortie RAM. Le décodeur reçoit des bits de programmation de configuration afin de déterminer la taille appropriée du mot d'entrée et de sortie RAM pour le port respectif, et sur la base de bits d'adressage par colonne, il produit en sortie un signal de sélection destiné à sélectionner la projection appropriée à partir des multiplexeurs d'entrées et de sortie. On utilise un circuit de décodage pendant les opérations d'écriture en mémoire RAM afin d'invalider les lignes de bus d'entrée ne faisant pas l'objet d'un accès.
Documents de brevet associés
Dernières données bibliographiques dont dispose le Bureau international