A CMOS cell architecture and routing technique is optimized for three or more interconnect layer cell based integrated circuits such as gate arrays. First (51) and second (52) layer interconnect lines are disposed in parallel and are used as both global interconnect lines and interconnect lines internal to the cells. Third layer interconnect lines (53) extend transverse to the first two layer interconnects and can freely cross over the cells. Non-rectangular diffusion regions, shared gate electrodes, judicious placement of substrate contact regions, and the provision for an additional small transistor for specific applications are among numerous novel layout techniques that yield various embodiments for a highly compact and flexible cell architecture. The overall result is significant reduction in the size of the basic cell, lower power dissipation, reduced wire trace impedance, and reduced noise.

L'invention a trait à une optimisation d'une architecture de cellule MOS complémentaire et d'une technique de tracés d'interconnexion et ce, pour trois circuits intégrés à cellule à couche d'interconnexion ou davantage, des réseaux de portes prédiffusées par exemple. On dispose en parallèle une première (51) et une deuxième (52) ligne d'interconnexion de couche que l'on utilise à la fois comme lignes globales d'interconnexion et comme lignes d'interconnexion internes aux cellules. Une troisième (53) série de lignes d'interconnexion de couche, qui est placée transversalement aux deux premières interconnexions de couche, peut librement traverser les cellules. Des régions de diffusion non rectangulaires, des électrodes de portes partagées, un positionnement convenable des régions de contact de substrat et la mise en place d'un petit transistor supplémentaire pour des applications spécifiques, figurent parmi les nombreuses nouvelles techniques d'implantation donnant lieu à diverses réalisations en matière d'architecture de cellules très compactes et très souples. Il en résulte, dans l'ensemble, une diminution importante de la taille de la cellule de base, un abaissement de la dissipation d'énergie ainsi qu'une réduction de l'impédance des tracés conducteurs et du bruit.