WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1994006200) CIRCUIT REDRESSEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1994/006200    N° de la demande internationale :    PCT/EP1993/002429
Date de publication : 17.03.1994 Date de dépôt international : 08.09.1993
Demande présentée en vertu du Chapitre 2 :    25.01.1994    
CIB :
G05F 1/563 (2006.01), H02M 7/217 (2006.01)
Déposants : FRAUNHOFER-GESELLSCHAFT ZUR FÖRDERUNG DER ANGEWANDTEN FORSCHUNG E.V. [DE/DE]; Leonrodstraße 54, D-80636 München (DE) (Tous Sauf US).
HAMMERSCHMIDT, Dirk [DE/DE]; (DE) (US Seulement).
HOSTICKA, Bedrich [DE/DE]; (DE) (US Seulement).
DALSASS, Karl-Günther [DE/DE]; (DE) (US Seulement)
Inventeurs : HAMMERSCHMIDT, Dirk; (DE).
HOSTICKA, Bedrich; (DE).
DALSASS, Karl-Günther; (DE)
Mandataire : SCHOPPE, Fritz; Georg-Kalb-Straße 9, D-82049 Pullach (DE)
Données relatives à la priorité :
P 42 30 350.8 10.09.1992 DE
Titre (DE) GLEICHRICHTERSCHALTUNG
(EN) RECTIFIER CIRCUIT
(FR) CIRCUIT REDRESSEUR
Abrégé : front page image
(DE)Eine integrierte Gleichrichterschaltung hat zwei Eingangsanschlüssen (1, 2), an die eine Wechselspannungsquelle (A) anschließbar ist, zwei Ausgangsanchlüssen (3, 2) zur Abgabe einer gleichgerichteten Spannung, einen Längsregeltransistor (M1), dessen gesteuerter Strompfad zwischen einem Eingangsanschluß und einem Ausgangsanschluß (3) geschaltet ist, und eine Ansteuerschaltung zur Ansteuerung des Längsregeltransistors (M1), die eine Inverterschaltung (INV; M2, M3) bestehend aus einer Reihenschaltung eines FET (M2) eines ersten Leitfähigkeitstypes und eines FET (M3) eines zweiten Leitfähigkeitstypes umfaßt, wobei die Reihenschaltung der FETs (M2, M3) mit den beiden Ausgangsanschlüssen (3, 2) der Gleichrichterschaltung verbunden ist, die Gates der beiden FETs (M2, M3) miteinander und mit demjenigen Eingangsanschluß (1) der Gleichrichterschaltung verbunden sind, an den der Längsregeltransistor (M1) angeschlossen ist, und der gemeinsame Knoten (K) der beiden FETs (M2, M3) mit der Steuerelektrode des Längsregeltransistors (M1) verbunden ist. Die Ansteuerschaltung umfaßt einen weiteren FET (M4), der mit seiner Drain-Source-Strecke parallel zu der Drain-Source-Strecke eines der in Reihe geschalteten FETs (M2, M3) liegt, wobei das Gate des weiteren FET (M4) mit einer Spannung (Vreg) beaufschlagt ist, durch die der Durchlaßwiderstand des Längsregeltransistors (M1) steuerbar ist, und sämtliche Transisoren (M1, M2, M3, M4) der Gleichrichterschaltung als monolithisch integrierte Schaltung ausgebildet sind.
(EN)An integrated rectifier circuit has two input terminals (1, 2) to which an alternating voltage source (A) can be connected, two output terminals (3, 2) for supplying a rectified voltage, a series regulating transistor (M1) whose regulated current path is connected between an input terminal and an output terminal (3), and a control circuit for controlling the series regulating transistor (M1) having an inverter circuit (1NV; M2, M3) constituted by a series connection between a FET (M2) of a first conductivity type and a FET (M3) of a second conductivity type. The series connection between the FETs (M2, M3) is linked to both output terminals (3, 2) of the rectifier circuit, and the gates of both FETs (M2, M3) are linked to each other and to the input terminal (1) of the rectifier circuit to which the series regulating transistor (M1) is connected. The common node (K) of both FETs (M2, M3) is linked to the control electrode of the series regulating transistor (M1). The control circuit has a further FET (M4) whose drain-source section is parallel to the drain-source section of one of the series-connected FETs (M2, M3). The gate of said FET (M4) receives a voltage (Vreg) which allows the conducting state d.c. resistance of the series regulating transistor (M1) to be regulated. All transistors (M1, M2, M3, M4) of the rectifier circuit are designed as monolithic integrated circuits.
(FR)Un circuit redresseur intégré comprend deux bornes d'entrée (1, 2) auxquelles une source de tension alternative (A) peut être connectée, deux bornes de sortie (3, 2) d'une tension redressée, un transistor régulateur longitudinal (M) dont le trajet réglé du courant est connecté entre une borne d'entrée et une borne de sortie (3), et un circuit de commande du transistor régulateur longitudinal (M1) comprenant un circuit inverseur (INV; M2, M3) constitué d'un transistor à effet de champ (M2) d'un premier type de conductivité et d'un transistor à effet de champ (M3) d'un deuxième type de conductivité connectés en série. La connexion en série des transistors à effet de champ (M2, M3) est reliée aux deux bornes de sortie (3, 2) du circuit redresseur, les grilles des deux transistors à effet de champ (M2, M3) étant connectées l'une à l'autre et avec la borne d'entrée (1) du circuit redresseur à laquelle le transistor régulateur longitudinal (M1) est connecté, et le n÷ud commun (K) des deux transistors à effet de champ (M2, M3) est relié à l'électrode de commande du transistor régulateur longitudinal (M1). Le circuit de commande comprend un autre transistor à effet de champ (M4) dont la section de drain-source est parallèle à la section de drain-source d'un des transistors à effet de champ (M2, M3) connectés en série. La grille dudit transistor (M4) reçoit une tension (Vreg) qui permet de commander la résistance en courant continu à l'état passant du transistor régulateur longitudinal (M1). Tous les transistors (M1, M2, M3, M4) du circuit redresseur sont des circuits intégrés monolithiques.
États désignés : US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)