Die Erfindung betrifft eine mit einer Filtertaktfrequenz f betreibbare Filterstruktur, bestehend aus m eingangsseitig parallel geschalteten digitalen Dezimierungsfiltern (DF₁ ... DF_j ... DF_m), die jeweils einen mit der Filtertaktfrequenz betreibbaren Multiplexer (MUX₁) und m mit der Frequenz f/m getaktete Pipelinefilter (PF₁₁ ... PF_1m) enthalten und die ausgangsseitig nacheinander zyklisch über einen mit der Filtertaktfrequenz f getakteten Demultiplexer mit dem Filterausgang (Y) verbindbar sind und bei der eine gegenüber bekannten Transversalfiltern eine m-fache Durchsatzrate bei etwa m-fachem Schaltungsaufwand erreichbar ist. Der Vorteil der Erfindung liegt insbesondere darin, daß die maximale Durchsatzrate hierbei nur durch die maximale Verarbeitungsgeschwindigkeit der Multiplexerschaltungen in den Dezimierungsfiltern und der Demultiplexerschaltung bestimmt wird und diese auch vorteilhafterweise off-chip, zum Beispiel in einer geschwindigkeitsoptimierten Bipolar-Technologie, realisierbar sind, wodurch das Geschwindigkeitspotential der beispielsweise in CMOS-Technologie hergestellten übrigen Filterkomponenten praktisch beliebig vervielfachbar ist.

The invention relates to a filter structure operable at a filter clock frequency f, consisting of m digital decimation filters (DF₁ ... DF_j ... DF_m), connected in parallel on the input side, which contain a multiplexer (MUX₁) operable at the filter clock frequency and m pipeline filters (PF₁₁ ... PF_1m) in running at frequency f/m and which can be connected on the output side cyclically in series via a demultiplexer running at the filter clock frequency f to the filter output (Y). An m-fold throughput rate with m-fold circuit design compared with prior art transverse filters is attainable. The advantage of the invention is especially that the maximum throughput rate is determined only by the maximum processing speed of the multiplexer circuits in the decimation filters and the demultiplexer circuit, and this can also advantageously be done off-chip, e.g. using speed-optimised bipolar technology, so that the speed potential of the other filter components which, for example, use CMOS technology can be almost infinitely multiplied.

L'invention concerne une structure de filtre fonctionnant avec une fréquence d'horloge de filtre f, constituée de m filtres numériques de décimation (DF₁ ... DF_j ... DF_m) montés en parallèle du côté entrée, qui contiennent chacun un multiplexeur (MUX₁) actionné avec la fréquence du filtre et m filtres pipelines (PF₁₁ ... PF_1m) synchronisés sur la fréquence f/m et qui sont connectés successivement et cycliquement, du côté sortie, à la sortie de filtre (Y) par un démultiplexeur synchronisé sur la fréquence d'horloge de filtre f. On peut atteindre, par rapport aux filtres transversaux connus, un débit multiplé par m avec un nombre de circuits multiplié également par m environ. L'invention présente en particulier l'avantage que le débit maximum est déterminé uniquement par la vitesse de traitement maximum des circuits de multiplexage des filtres de décimation et par celle du circuit de démultiplexage et que ces circuits sont réalisés, de manière avantageuse, à l'extérieur de la puce électronique, par exemple en technologie bipolaire optimisée en vitesse, ce qui multiplie pratiquement autant qu'on le souhaite les possibilités de vitesse des autres composants de filtre réalisés par exemple en technologie CMOS.