PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993019547) PROCEDE D'AJUSTEMENT DE PHASE ET APPAREIL DESTINE A ETRE UTILISE DANS UN CIRCUIT DE RECUPERATION DU SIGNAL D'HORLOGE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/019547 N° de la demande internationale : PCT/US1993/000410
Date de publication : 30.09.1993 Date de dépôt international : 21.01.1993
CIB :
H04L 7/00 (2006.01) ,H04L 7/033 (2006.01)
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
L
TRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
7
Dispositions pour synchroniser le récepteur avec l'émetteur
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
L
TRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
7
Dispositions pour synchroniser le récepteur avec l'émetteur
02
Commande de vitesse ou de phase au moyen des signaux de code reçus, les signaux ne contenant aucune information de synchronisation particulière
033
en utilisant les transitions du signal reçu pour commander la phase de moyens générateurs du signal de synchronisation, p.ex. en utilisant une boucle verrouillée en phase
Déposants :
MOTOROLA, INC. [US/US]; 1303 East Algonquin Road Schaumburg, IL 60196, US
Inventeurs :
LAROSA, Christopher, P.; US
CARNEY, Michael, J.; US
Mandataire :
PARMELEE, Steven, G. ; Motorola, Inc. Intellectual Property Dept. 1303 East Algonquin Road Schaumburg, IL 60196, US
Données relatives à la priorité :
858,27226.03.1992US
Titre (EN) PHASE ADJUSTMENT METHOD AND APPARATUS FOR USE IN A CLOCK RECOVERY CIRCUIT
(FR) PROCEDE D'AJUSTEMENT DE PHASE ET APPAREIL DESTINE A ETRE UTILISE DANS UN CIRCUIT DE RECUPERATION DU SIGNAL D'HORLOGE
Abrégé :
(EN) The present disclosure includes a discussion of a method of phase adjustment for use in a clock recovery scheme. The phase adjustment circuit automatically holds the clock phase during periods of poor channel quality. The clock recovery scheme generates a sampling clock signal (139) which is synchronous with the received signal (131). Additionally, the clock recovery scheme generates at least two error signals (347, 349, 351, 353) which indicate the quality of the received signal at different sampling phases. The smallest error signal is referred to as the minimum error value. Each error signal (347, 349, 351, 353) is compared to the minimum error value, creating a corresponding normalized error magnitude signal. Each normalized error magnitude signal is processed to determine the desired phase of the sampling clock signal. Dependent upon the processing of the normalized error magnitude signals, the phase of the sampling clock signal is either shifted or maintained until the next sampling point.
(FR) La présente description comporte un exposé sur un procédé d'ajustement de phase destiné à être utilisé dans un système de récupération du signal d'horloge. Le circuit d'ajustement de phase maintient automatiquement la phase d'horloge dans les périodes où la voie présente une mauvaise qualité. Le système de récupération du signal d'horloge produit un échantillon de signal d'horloge (139) qui est synchrone avec le signal reçu (131). De plus, ce système de récupération du signal d'horloge produit au moins deux signaux d'erreur (347, 349, 351, 353) qui indiquent la qualité du signal reçu lors de différentes phases d'échantillonage. Le plus petit signal d'erreur est qualifié de valeur d'erreur minimum. Chaque signal d'erreur (347, 349, 351, 353) est comparé à la valeur d'erreur minimum, ce qui engendre un signal normalisé de magnitude d'erreur. Chaque signal normalisé de magnitude d'erreur subit un traitement qui permet de déterminer la phase souhaitée pour l'échantillon de signal d'horloge. Selon le traitement imposé aux signaux normalisés de magnitude d'erreur, la phase de l'échantillon de signal d'horloge est décalée ou maintenue jusqu'à l'arrivée du point d'échantillonage suivant.
États désignés : CA, CZ, FI, GB, JP, KR
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
CZPV1993-2564JPH06508494CA2102194KR10199700000623