Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO1993019471 - DISPOSITIF SEMICONDUCTEUR NON VOLATIL

Numéro de publication WO/1993/019471
Date de publication 30.09.1993
N° de la demande internationale PCT/JP1993/000363
Date du dépôt international 25.03.1993
CIB
G11C 16/14 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
06Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
10Circuits de programmation ou d'entrée de données
14Circuits pour effacer électriquement, p.ex. circuits de commutation de la tension d'effacement
CPC
G11C 16/14
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
10Programming or data input circuits
14Circuits for erasing electrically, e.g. erase voltage switching circuits
G11C 16/16
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
10Programming or data input circuits
14Circuits for erasing electrically, e.g. erase voltage switching circuits
16for erasing blocks, e.g. arrays, words, groups
G11C 16/3445
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
3436Arrangements for verifying correct programming or erasure
344Arrangements for verifying correct erasure or for detecting overerased cells
3445Circuits or methods to verify correct erasure of nonvolatile memory cells
G11C 16/3468
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
3436Arrangements for verifying correct programming or erasure
3468Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
G11C 16/3477
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
3436Arrangements for verifying correct programming or erasure
3468Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
3477Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
Déposants
  • SEIKO EPSON CORPORATION [JP]/[JP] (JP)
  • MARUYAMA, Akira [JP]/[JP] (UsOnly)
Inventeurs
  • MARUYAMA, Akira
Mandataires
  • INOUE, Hajime
Données relatives à la priorité
4/6701325.03.1992JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) NONVOLATILE SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMICONDUCTEUR NON VOLATIL
Abrégé
(EN)
A nonvolatile semiconductor device wherein the range of the threshold potential of a flash EEPROM is made adequate and its verifying operation is simplified. In memory transistors (1-4) and a dummy memory transistor (5), the potentials of source lines SL and DSL are set respectively to Vpp and Vpp1 and those of word lines WL1, WL2 and DWL are set to the GND level, and their erasings are performed. When the erasing operations progress, the threshold potential of the dummy memory transistor (5) lowers earlier than the others. Therefore, by sensing only the threshold of the dummy memory transistor, the verifiying operation can be executed. Also, by sensing the threshold of the dummy memory transistor beforehand, over-erasing operation can be prevented.
(FR)
Dispositif semiconducteur non volatil dans lequel la plage de potentiel seuil d'une mémoire flash EEPROM est rendue adéquate, et dont l'opération de vérification est simplifiée. Dans les transistors de mémorisation (1-4) et dans un transistor de mémorisation fictif (5), les potentiels des lignes de source SL et DSL sont réglés respectivement sur Vpp et Vpp1, et ceux des lignes de mots WL1, WL2 et DWL sont réglés sur le niveau terre, avant que l'effacement ne s'effectue. Lorsque les opérations d'effacement sont en cours, le potentiel seuil du transistor de mémorisation fictif (5) s'abaisse plus tôt que les autres. Par conséquent, il est possible de procéder à la vérification en ne détectant que le seuil du transistor de mémorisation fictif. De même, il est possible de prévenir l'effacement excessif en détectant préalablement le seuil du transistor de mémorisation fictif.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international