PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1993018552) CIRCUIT DESTINE A REGULER LA SATURATION D'UN TRANSISTOR
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1993/018552 N° de la demande internationale : PCT/US1993/002148
Date de publication : 16.09.1993 Date de dépôt international : 10.03.1993
Demande présentée en vertu du Chapitre 2 : 08.10.1993
CIB :
H01L 27/082 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
08
comprenant uniquement des composants semi-conducteurs d'un seul type
082
comprenant uniquement des composants bipolaires
Déposants :
ANALOG DEVICES, INC. [US/US]; One Technology Way P.O. Box 9106 Norwood, MA 02062-9106, US
Inventeurs :
DOS SANTOS, Francisco, Jr.; US
DEVITO, Larry, M.; US
Mandataire :
GORDON, Peter, J.; Wolf, Greenfield & Sacks Federal Reserve Plaza 600 Atlantic Avenue Boston, MA 02210, US
Données relatives à la priorité :
07/847,28110.03.1992US
Titre (EN) CIRCUIT CONSTRUCTION FOR CONTROLLING SATURATION OF A TRANSISTOR
(FR) CIRCUIT DESTINE A REGULER LA SATURATION D'UN TRANSISTOR
Abrégé :
(EN) An integrated circuit including a semiconductor substrate, a semiconductor layer formed on the substrate, a desired bipolar transistor formed in the semiconductor layer. First and second parasitic elements are formed in the integrated circuit. An element is provided which detects when the second parasitic element becomes active or which prevents increase of the collector-to-emitter voltage of the desired bipolar transistor in response to current flowing through the second parasitic transistor. This element may be a semiconductor region formed in the semiconductor layer. The transistor may be an npn or pnp type transistor manufactured according to a complementary bipolar process or other process which results in a transistor with first and second parasitic elements. The present invention is also well-suited for use in the output stage of an operational amplifier. The element which detects activity of the second parasitic transistor intercepts carriers flowing towards the junction isolation bands and substrate from the collector of the desired bipolar transistor.
(FR) L'invention concerne un circuit intégré qui comprend un substrat semiconducteur, une couche semiconductrice formée sur le substrat, un transistor bipolaire sélectionné formé dans la couche semiconductrice. Des éléments parasites premier et secondaire sont formés dans le circuit intégré. Un élément qui détecte le moment où le second élément parasite devient actif et empêche que la tension collecteur-émetteur du transistor bipolaire sélectionné n'augmente en réponse à un écoulement de courant dans le second transistor parasite, est également prévu. Cet élément peut être une région semiconductrice formée dans la couche semiconductrice. Le transistor peut être un transistor de type npn ou pnp fabriqué selon un procédé bipolaire complémentaire ou autre qui permet de fabriquer un transistor avec un premier et un second élément parasites. Ladite invention peut également être utilisée dans l'étage de sortie d'un amplificateur opérationnel. L'élément qui détecte l'activité du second transistor parasite intercepte les ondes porteuses qui se déplacent en direction des bandes d'isolement de jonction et du substrat à partir du collecteur du transistor bipolaire sélectionné.
États désignés : JP
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
EP0630523JPH07505014