Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO1992014217 - PROCESSEUR COMPATIBLE AVEC DES MEMOIRES PROM ET PROCEDE DE LECTURE/ECRITURE CORRESPONDANT

Numéro de publication WO/1992/014217
Date de publication 20.08.1992
N° de la demande internationale PCT/JP1992/000105
Date du dépôt international 04.02.1992
Demande présentée en vertu du Chapitre 2 16.07.1992
CIB
G06F 9/22 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9Dispositions pour la commande par programme, p.ex. unités de commande
06utilisant des programmes stockés, c. à d. utilisant un moyen de stockage interne à l'équipement de traitement de données pour recevoir ou conserver les programmes
22Aménagements de microcommande ou de microprogramme
G06F 15/78 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
15Calculateurs numériques en général; Équipement de traitement de données en général
76Architectures de calculateurs universels à programmes enregistrés
78comprenant une seule unité centrale
CPC
G06F 15/7864
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
15Digital computers in general
76Architectures of general purpose stored program computers
78comprising a single central processing unit
7839with memory
7864on more than one IC chip
G06F 9/226
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
22Microcontrol or microprogram arrangements
226Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
Déposants
  • OMRON CORPORATION [JP]/[JP] (AllExceptUS)
  • KODAMA, Junichi [JP]/[JP] (UsOnly)
  • NISHIDAI, Hajime [JP]/[JP] (UsOnly)
  • ISHIGURO, Susumu [JP]/[JP] (UsOnly)
  • SHIMIZU, Kazuhisa [JP]/[JP] (UsOnly)
  • IMAE, Fumikazu [JP]/[JP] (UsOnly)
Inventeurs
  • KODAMA, Junichi
  • NISHIDAI, Hajime
  • ISHIGURO, Susumu
  • SHIMIZU, Kazuhisa
  • IMAE, Fumikazu
Mandataires
  • USHIKU, Kenji
Données relatives à la priorité
3/3525105.02.1991JP
3/4241615.02.1991JP
3/8938729.03.1991JP
3/8938829.03.1991JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) PROM COMPATIBLE PROCESSOR AND READ/WRITE METHOD THEREOF
(FR) PROCESSEUR COMPATIBLE AVEC DES MEMOIRES PROM ET PROCEDE DE LECTURE/ECRITURE CORRESPONDANT
Abrégé
(EN)
A PROM compatible processor having the same size, number of pins and arrangement of pins as those of conventional PROMs, but no write-enable-signal input terminal. To write data in an input register (44), a pseudo address signal is used. Higher order two bits A14, A13 of the pseudo address signal A14-A0 represent control codes, A12-A8 thereof represent the address of the register (44), and the A7-A0 represent the data to be written. The pseudo address signal A14-A0 is given to an input/output buffer (42). The higher order two bits A14, A13 of the pseudo address signal are given to an input/output control section (41). The input/output control section (41) decodes A14, A13. When they represent the instruction of the input of the pseudo address signal, the section (41) stores the data of the A7-A0 in the storage location of the input register (44) specified by the address represented by the A12-A8. Thereby, using a read instruction, the inputting (writing) of the data is possible.
(FR)
Processeur compatible avec des mémoires PROM ayant la même taille et présentant le même nombre de broches et la même disposition de broches que les PROMs classiques, mais sans terminal d'entrée de signaux d'écriture-de validation. Pour écrire des données dans un registre d'entrée (44), un signal de pseudo adresse est utilisé. Deux binaires A14, A13 de poids fort, du signal de pseudo adresse A14-A0 représentent des codes de commande, les binaires A12-A8 dudit signal représentent l'adresse du registre (44), et les binaires A7-A0 représentent les données à écrire. Le signal de pseudo adresse A14, A0 est transmis à une mémoire tampon (42) entrée/sortie. Les deux binaires A14, A13 de poids fort du signal de pseudo adresse sont transmis à une unité de commande (41) entrée/sortie. L'unité de commande (41) entrée/sortie décode les binaires A14, A13 si lesdits binaires représentent l'instruction d'entrée du signal de pseudo adresse, l'unité (41) stocke les données des binaires A7-A0 dans l'emplacement de stockage du registre d'entrée (44) spécifié par l'adresse représentée par les binaires A12-A8. Ainsi, l'entrée (l'écriture de données) est possible à partir d'une instruction de lecture.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international