WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1991005371) DISPOSITIF NMOS COMPRENANT UNE PROTECTION INTEGREE CONTRE LA DECHARGE ELECTROSTATIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/1991/005371 N° de la demande internationale : PCT/US1990/005175
Date de publication : 18.04.1991 Date de dépôt international : 17.09.1990
Demande présentée en vertu du Chapitre 2 : 21.03.1991
CIB :
H01L 27/02 (2006.01)
Déposants : DAVID SARNOFF RESEARCH CENTER, INC.[US/US]; CN5300 Princeton, NJ 08543-5300, US
SHARP CORPORATION[JP/JP]; 1613-1 Ichinomoto-cho Tenri, Nara 632, JP
Inventeurs : AVERY, Leslie, Ronald; US
Mandataire : BURKE, William, J.; David Sarnoff Research Center, Inc. CN 5300 Princeton, NJ 08543-5300, US
Données relatives à la priorité :
8921841.627.09.1989GB
Titre (EN) NMOS DEVICE WITH INTEGRAL ESD PROTECTION
(FR) DISPOSITIF NMOS COMPRENANT UNE PROTECTION INTEGREE CONTRE LA DECHARGE ELECTROSTATIQUE
Abrégé :
(EN) An output protection circuit for an integrated circuit includes a plurality of cells (52) formed in a common substrate (60). Each cell (52) includes a pair of MOS transistors (54) having a central source region (64), a pair of drain regions (65) at opposite sides of and spaced from the source region (64), a separate insulated gate (72), and an extension (74) extending from the drain regions (66) away from the source region (64). The extensions (74) are narrower than the source regions (64) to provide a resistor. At the end of each of the extensions (74) is a drain contact region (76), and an adjacent highly conductive region (78) of the same conductivity type as the substrate (60) which forms the contact of one side of a diode (58) formed between each of the drain contact regions (71) and the substrate (60). The source regions (64), the diode contact regions (78), and the drain contact regions (76) are electrically connected to corresponding common terminals.
(FR) Un circuit de protection de sortie destiné à un circuit intégré comprend une pluralité de cellules (52) formées sur un substrat commun (60). Chaque cellule (52) comporte une paire de transistors MOS (54) ayant une zone de source centrale (64), une paire de zones de drain (65) situées aux extrémités opposées de la zone de source et espacées de celle-ci (64), et une porte isolée séparée (72) ainsi qu'une extension (74) allant depuis les zones de drain (66) et s'éloignant de la zone de source (64). Les extensions (74) sont plus étroites que les zones de source (64) pour réaliser une résistance. A l'extrémité de chacune des extensions (74) se trouve une zone de contact avec le drain (76) et une zone adjacente très conductrice (78) ayant le même type de conductivité que le substrat (60) qui forme le contact d'un des côtés d'une diode (58) formée entre chacune des zones de contact avec le drain (71) avec le substsrat (60). Les zones de source (64), les zones de contact avec la diode (78) et les zones de contact avec le drain (76) sont reliées électriquement à des terminaux correspondants communs.
États désignés : JP
Office européen des brevets (OEB (AT, BE, CH, DE, DK, ES, FR, GB, IT, LU, NL, SE)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)