Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO1989005065 - BOUCLE NUMERIQUE A PHASE VERROUILLEE A INSTABILITE LIMITEE

Numéro de publication WO/1989/005065
Date de publication 01.06.1989
N° de la demande internationale PCT/US1988/003849
Date du dépôt international 31.10.1988
Demande présentée en vertu du Chapitre 2 01.08.1989
CIB
H03L 7/087 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
LCOMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7Commande automatique de fréquence ou de phase; Synchronisation
06utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
08Détails de la boucle verrouillée en phase
085concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie
087utilisant au moins deux détecteurs de phase ou un détecteur de fréquence et de phase dans la boucle
H03L 7/099 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
LCOMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7Commande automatique de fréquence ou de phase; Synchronisation
06utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
08Détails de la boucle verrouillée en phase
099concernant principalement l'oscillateur commandé de la boucle
H03L 7/181 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
LCOMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7Commande automatique de fréquence ou de phase; Synchronisation
06utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
16Synthèse de fréquence indirecte, c. à d. production d'une fréquence désirée parmi un certain nombre de fréquences prédéterminées en utilisant une boucle verrouillée en fréquence ou en phase
18en utilisant un diviseur de fréquence ou un compteur dans la boucle
181le résultat d'un comptage numérique étant utilisé pour verrouiller la boucle, le compteur comptant pendant des intervalles de temps fixes
CPC
H03L 7/087
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
08Details of the phase-locked loop
085concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
087using at least two phase detectors or a frequency and phase detector in the loop
H03L 7/0994
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
08Details of the phase-locked loop
099concerning mainly the controlled oscillator of the loop
0991the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
0994comprising an accumulator
H03L 7/181
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
18using a frequency divider or counter in the loop
181a numerical count result being used for locking the loop, the counter counting during fixed time intervals
Déposants
  • BELL COMMUNICATIONS RESEARCH, INC. [US]/[US]
Inventeurs
  • TROUDET, Theyrry
  • WALTERS, Stephen, M.
Mandataires
  • WINTER, Richard, C. @
Données relatives à la priorité
120,99418.11.1987US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) DIGITAL PHASE LOCKED LOOP WITH BOUNDED JITTER
(FR) BOUCLE NUMERIQUE A PHASE VERROUILLEE A INSTABILITE LIMITEE
Abrégé
(EN)
A digital phase locked loop operable over a wide dynamic range has jitter performance that is exactly bounded within predetermined limits. The phase locked loop includes an accumulator-type digital voltage controlled oscillator (201) which generates from a high speed system clock, an output clock signal at frequency equal to $i(p) times the frequency of an input clock signal, and which output frequency is controlled by the value $i(k) of a digital input to the VCO. A frequency window comparator (208) compares the number of output clock pulses between input clock pulses to determine, based on the count, whether the frequency of the output is too high, too low or equal to the correct frequency. A phase window comparator (210) simultaneously determines from the phase of the output clock signal whether the phase is leading, lagging or within a prescribed window of acceptability. In response to these determinations, k-controller (217) increases $i(k) to increase the frequency of the VCO when the frequency window comparator indicates the frequency is low or the phase window comparator indicates the phase is lagging; alternatively, $i(k) is decreased when the frequency is high or the phase is leading. Adjustment continues until the output clock is at the proper frequency and phase of the output clock falls within the window of acceptability.
(FR)
Une boucle numérique à phase verrouillée ayant une grande plage dynamique de fonctionnement présente des caractéristiques d'instabilité qui sont exactement contenues dans des limites prédéterminées. La boucle à phase verrouillée comprend un oscillateur (201) commandé par une tension numérique, du type à accumulateur, lequel oscillateur génère à partir d'une horloge d'un système à haute vitesse un signal d'horloge de sortie à une fréquence égale à $i(p) fois la fréquence d'un signal d'horloge d'entrée, et dont la fréquence de sortie est commandée par la valeur $i(k) d'une entrée numérique dans l'oscillateur commandé par tension (VCO). Un comparateur de fenêtre de fréquence (208) compare le nombre d'impulsions d'horloge de sortie entre les impulsions d'horloge d'entrée pour déterminer, en fonction du comptage, si la fréquence de la sortie est trop élevée, trop basse ou égale à la fréquence correcte. Un comparateur de fenêtre de phase (210) détermine simultanément à partir de la phase du signal d'horloge de sortie si la phase est avancée, retardée ou si elle se trouve dans une fenêtre prescrite d'acceptabilité. En réponse à ces déterminations, l'unité de commande de $i(k) (217) augmente $i(k) de manière à augmenter la fréquence du VCO lorsque le comparateur de fenêtre de fréquence indique que la fréquence est basse ou lorsque le comparateur de fenêtre de phase indique que la phase est retardée; alternativement, $i(k) est diminué lorsque la fréquence est haute ou la phase est en avance. Le réglage se poursuit jusqu'à ce que le signal d'horloge de sortie soit à la bonne fréquence et que la phase du signal d'horloge de sortie se trouve dans la fenêtre d'acceptabilité.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international