WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1989004113) MODULES ELECTRONIQUES A HAUTE DENSITE, PROCEDE ET PRODUIT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1989/004113    N° de la demande internationale :    PCT/US1987/002746
Date de publication : 05.05.1989 Date de dépôt international : 20.10.1987
Demande présentée en vertu du Chapitre 2 :    22.06.1989    
CIB :
H05K 7/02 (2006.01)
Déposants : IRVINE SENSORS CORPORATION [US/US]; 3001 Redhill Ave., Costa Mesa, CA 92626 (US)
Inventeurs : GO, Tiong, C.; (US)
Mandataire : PLANTE, Thomas, J.; 11 Solana, Irvine, CA 92715 (US)
Données relatives à la priorité :
Titre (EN) HIGH-DENSITY ELECTRONIC MODULES, PROCESS AND PRODUCT
(FR) MODULES ELECTRONIQUES A HAUTE DENSITE, PROCEDE ET PRODUIT
Abrégé : front page image
(EN)A high-density electronic module (24) is disclosed, which is suitable for use as a DRAM, SRAM, ROM, logic unit, arithmetic unit, etc. It is formed by stacking integrated-circuit chips (22), each of which carries integrated circuitry. The chips are glued together, with their leads along one edge, so that all the leads of the stack are exposed on an access plane (28). Where heat extraction augmentation is needed, additional interleaved layers are included in the stacks which have high thermal conductivity, and are electrical insulators. These interleaved layers may carry rerouting electrical conductors. Bonding bumps (31 and 34) are formed at appropriate points on the access plane. A supporting substrate (26), formed of light transparent material, such as silicon, is provided with suitable circuitry and bonding bumps (38 and 42) on its face. A layer of insulation is applied to either the access plane or substrate face, preferably the latter. The bonding bumps on the insulation-carrying surface are formed after the insulation has been applied. The substrate face is placed on the access plane of the stack, their bonding bumps are microscopically aligned, and then bonded together under heat and/or pressure. A layer of thermally conductive (but electrically non-conductive) adhesive material is inserted between the substrate and stack. The substrate and stack combination is then placed and wire bonded in a protective container having leads extending therethrough for external connection.
(FR)Module électronique (24) à haute densité adapté pour être utilisé comme DRAM, SRAM, ROM, unité logique, unité arithmétique, etc, réalisé par empilement de puces à circuits intégrés (22) portant chacune un circuit intégré. Les puces sont collées ensemble, leurs fils le long d'un bord, de sorte que les fils de la pile soient exposés sur un plan d'accès (28). Là où une augmentation d'extraction thermique est nécessaire, on incorpore des couches intercalaires supplémentaires dans les piles, lesquelles ont une conductivité thermique élevée et sont des isolants thermiques. Ces couches intercalaires peuvent porter des conducteurs électriques de réacheminement. Des contacts de liaison (31 et 34) sont réalisés à des points appropriés sur le plan d'accès. Un substrat porteur (26), réalisé à partir d'un matériau transparent à la lumière tel que de la silice est équipé sur sa face de circuits et de contacts de liaison (38 et 42) adaptés. On applique une couche d'isolation soit au plan d'accès soit à la face de substrat, de préférence à cette dernière. Les contacts de liaison se trouvant sur la surface porteuse de l'isolation, sont réalisés après application de l'isolation. On place la face du substrat sur le plan d'accès de la pile, leurs contacts de liaison sont alignés microscopiquement, puis liés ensemble thermiquement et/ou par pression. On introduit une couche de matière adhésive thermiquement conductrice (mais non électroconductrice) entre le substrat et la pile. La combinaison substrat et pile est ensuite placée et liée par des fils dans un récipient protecteur à travers lequel s'étendent des câbles permettant la connexion externe.
États désignés : JP.
Office européen des brevets (OEB) (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)