WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1989004094) CIRCUIT DE DECODAGE DE DONNEES COMPRENANT UNE SYNCHRONISATION A BOUCLE A VERROUILLAGE DE PHASE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1989/004094    N° de la demande internationale :    PCT/US1988/003848
Date de publication : 05.05.1989 Date de dépôt international : 31.10.1988
CIB :
H04L 7/033 (2006.01)
Déposants : LEIS, Michael [US/US]; (US).
MUCHNIK, Michael, J. [US/US]; (US).
SIMMONS, Elmer [US/US]; (US).
BROWN, Russell [CA/CA]; (CA).
RUB, Bernardo [US/US]; (US)
Inventeurs : LEIS, Michael; (US).
MUCHNIK, Michael, J.; (US).
SIMMONS, Elmer; (US).
BROWN, Russell; (CA).
RUB, Bernardo; (US)
Mandataire : HILLMAN, Robert, E.; Fish & Richardson, One Financial Center, Suite 2500, Boston, MA 02111-2658 (US)
Données relatives à la priorité :
115,238 30.10.1987 US
Titre (EN) DATA DECODING CIRCUIT INCLUDING PHASE-LOCKED LOOP TIMING
(FR) CIRCUIT DE DECODAGE DE DONNEES COMPRENANT UNE SYNCHRONISATION A BOUCLE A VERROUILLAGE DE PHASE
Abrégé : front page image
(EN)A data decoding circuit receives an input signal comprising a sequence of pulses and generates a digital data output signal and timing signals in response thereto. The circuit includes a phase-locked loop which generates timing signals in response to the input signal and an offset signal from a data separator circuit. The data separator circuit generates the digital data output signal and the offset signal, which measures the degree of correlation between the input signal as received by the data separator and the timing signal from the phase-locked loop, thereby obviating the need to match the data separator circuit closely to the phase-locked loop.
(FR)Circuit de décodage de données reçevant un signal d'entrée, comprenant une sequence d'impulsions, et produisant un signal de sortie de données numériques ainsi que des signaux de chronométrage en réaction à celui-ci. Le circuit comprend une boucle à verrouillage de phase produisant des signaux de synchronisation en réaction au signal d'entrée ainsi qu'un signal décalage provenant d'un circuit de séparation de données. Le circuit séparateur de données produit le signal de sortie de données numériques et le signal de décalage, lequel mesure le degré de corrélation entre le signal d'entrée tel qu'il est reçu par le séparateur de données et le signal de synchronisation provenant de la boucle à verrouillage de phase, évitant ainsi la nécessité de faire correspondre étroitement le circuit séparateur de données à la boucle à verrouillage de phase.
États désignés : JP.
Office européen des brevets (OEB) (DE, FR, GB, NL).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)