WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
1. (WO1988004472) PROCEDE DE FABRICATION DE DISPOSITIFS A SEMICONDUCTEURS A ALIGNEMENT AUTOMATIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/1988/004472 N° de la demande internationale : PCT/US1987/003106
Date de publication : 16.06.1988 Date de dépôt international : 03.12.1987
CIB :
H01L 21/033 (2006.01) ,H01L 21/331 (2006.01) ,H01L 21/332 (2006.01) ,H01L 21/336 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
027
Fabrication de masques sur des corps semi-conducteurs pour traitement photolithographique ultérieur, non prévue dans le groupe H01L21/18 ou H01L21/34187
033
comportant des couches inorganiques
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
328
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type bipolaire, p.ex. diodes, transistors, thyristors
33
les dispositifs comportant trois électrodes ou plus
331
Transistors
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
328
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type bipolaire, p.ex. diodes, transistors, thyristors
33
les dispositifs comportant trois électrodes ou plus
332
Thyristors
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
Déposants : GENERAL ELECTRIC COMPANY[US/US]; 1 River Road Schenectady, NY 12345, US
Inventeurs : GRAY, Peter, Vance; US
BALIGA, Bantval, Jayant; US
CHANG, Mike, Fu, Shing; US
PIFER, George, Charles; US
Mandataire : KING, Arthur, M.; International Patent Operation General Electric Company 1285 Boston Avenue Bridgeport, CT 06602 @, US
Données relatives à la priorité :
938,69305.12.1986US
Titre (EN) METHOD OF FABRICATING SELF ALIGNED SEMICONDUCTOR DEVICES
(FR) PROCEDE DE FABRICATION DE DISPOSITIFS A SEMICONDUCTEURS A ALIGNEMENT AUTOMATIQUE
Abrégé :
(EN) A self aligned method of fabricating a self aligned semiconductor device employs an initial step in which a first window (25) having an inner perimeter and outer perimeter is opened through a first protective layer (14) situated atop a semiconductor substrate, to divide the substrate into three separate zones. The window exposes a first surface portion (27) of the semiconductor substrate and circumferentially defines or encompasses a second central portion (30) of the protective layer as well as a second unexposed surface portion (31) of the substrate. A third surface portion (32) of the substrate lies beyond the outer perimeter of the first window. Precisely aligned substrate regions of the same or different conductivity types can be established by using differentially etchable materials to mask designated surface portions of the substrate.
(FR) Au cours d'une étape initiale, une première fenêtre (25) ayant une surface périphérique interne et une surface périphérique externe est ouverte dans la première couche protectrice (14) située dans la partie supérieure d'un substrat de semiconducteur, pour diviser ce substrat en trois zones distinctes. La fenêtre fait apparaître une première portion de surface du semiconducteur et définit ou délimite une seconde partie centrale (30) de la couche protectrice ainsi qu'une seconde portion de surface non exposée (31) du substrat. Une troisième portion plane (32) du substrat se trouve au-delà de la surface périphérique externe de la première fenêtre. On peut ménager des zones de substrat alignées avec precision et ayant la même conductivité ou des conductivités différentes au moyen de substances susceptibles d'être plus au moins corrodées pour masquer certaines portions de la surface du support.
États désignés : DE, JP
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)