Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO1988002577 - CIRCUIT DE RETARD DE SIGNAUX DE SYNCHRONISATION

Numéro de publication WO/1988/002577
Date de publication 07.04.1988
N° de la demande internationale PCT/JP1987/000734
Date du dépôt international 02.10.1987
CIB
G01R 31/319 2006.01
GPHYSIQUE
01MÉTROLOGIE; TESTS
RMESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31Dispositions pour tester les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour tests électriques caractérisées par ce qui est testé, non prévues ailleurs
28Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
317Tests de circuits numériques
3181Tests fonctionnels
319Matériel de test, c. à d. circuits de traitement de signaux de sortie
H03K 5/13 2014.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
5Manipulation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe
13Dispositions ayant une sortie unique et transformant les signaux d'entrée en impulsions délivrées à des intervalles de temps désirés
H03K 5/15 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
5Manipulation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe
15Dispositions dans lesquelles des impulsions sont délivrées à plusieurs sorties à des instants différents, c. à d. distributeurs d'impulsions
H04L 7/02 2006.01
HÉLECTRICITÉ
04TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
LTRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
7Dispositions pour synchroniser le récepteur avec l'émetteur
02Commande de vitesse ou de phase au moyen des signaux de code reçus, les signaux ne contenant aucune information de synchronisation particulière
H03K 5/00 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
5Manipulation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe
CPC
G01R 31/31922
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3181Functional testing
319Tester hardware, i.e. output processing circuit
31917Stimuli generation or application of test patterns to the device under test [DUT]
31922Timing generation or clock distribution
H03K 2005/00045
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
5Manipulating of pulses not covered by one of the other main groups of this subclass
00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
00019Variable delay
00026controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
00045Dc voltage control of a capacitor or of the coupling of a capacitor as a load
H03K 2005/00267
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
5Manipulating of pulses not covered by one of the other main groups of this subclass
00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
0015Layout of the delay element
00234using circuits having two logic levels
00267using D/A or A/D converters
H03K 2005/0028
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
5Manipulating of pulses not covered by one of the other main groups of this subclass
00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
0015Layout of the delay element
0028using varicaps, e.g. gate capacity of a FET with specially defined threshold, as delaying capacitors
H03K 5/13
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
5Manipulating of pulses not covered by one of the other main groups of this subclass
13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
H03K 5/131
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
5Manipulating of pulses not covered by one of the other main groups of this subclass
13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
131Digitally controlled
Déposants
  • NIPPON TELEGRAPH AND TELEPHONE CORPORATION [JP]/[JP] (AllExceptUS)
  • OTUJI, Taiichi [JP]/[JP] (UsOnly)
  • NARUMI, Naoaki [JP]/[JP] (UsOnly)
Inventeurs
  • OTUJI, Taiichi
  • NARUMI, Naoaki
Mandataires
  • YAMAMOTO, Keiichi
Données relatives à la priorité
61/23671603.10.1986JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) TIMING SIGNAL DELAY CIRCUIT
(FR) CIRCUIT DE RETARD DE SIGNAUX DE SYNCHRONISATION
Abrégé
(EN)
A timing signal delay circuit which issues input pulse signals while delaying them by a setpoint value that can be adjusted by every predetermined unit, and which can be utilized as a timing generating source for an LSI (semiconductor integrated circuit) tester. The circuit comprises a plurality of delay devices (Dij) that have weighted delay quantities and are arranged in the form of a matrix, a selector (S) which selects a delay device for each array of matrix, means for connecting selected delay devices in series, and an operation control circuit (M) which controls said selector depending upon the setpoint value of delay time and the error quantities of each of the delay devices. Since a delay quantity is given for every predetermined unit despite the error of each of the delay devices, a correction matrix is connected in series with the above matrix, or the weighting of each of the delay devices is modified.
(FR)
Circuit de retard de signaux de synchronisation, qui retarde les signaux impulsionnels qui lui sont appliqués en entrée d'une valeur de consigne pouvant être ajustée par chaque unité prédéterminée, et qui peut être utilisé comme source génératrice de synchronisation pour un circuit à semi-conducteurs intégré à grande échelle. Le circuit comprend une pluralité de dispositifs de retard (Dij) qui présentent des quantités de retard pondérées et qui sont arrangés de manière à former une matrice, un sélecteur (S) qui sélectionne un dispositif de retard pour chaque rangée de la matrice, des organes reliant en série les dispositifs de retard sélectionnés, et un circuit de commande de fonctionnement (M) qui commande ledit sélecteur en fonction de la valeur de consigne du temps de retard et des quantités d'erreur de chacun des dispositifs de retard. Etant donné qu'une quantité de retard est donnée pour chaque unité prédéterminée malgré l'erreur de chacun des dispositifs de retard, une matrice de correction est reliée en série avec la matrice susmentionnée, ou alors la pondération de chaque dispositif de retard est modifiée.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international