Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO1986005293 - CONTROLEUR D'E/S A DOUBLE FONCTION

Numéro de publication WO/1986/005293
Date de publication 12.09.1986
N° de la demande internationale PCT/US1986/000333
Date du dépôt international 18.02.1986
CIB
G06F 13/10 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
10Commande par programme pour dispositifs périphériques
G06F 13/12 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
10Commande par programme pour dispositifs périphériques
12utilisant des matériels indépendants du processeur central, p.ex. canal ou processeur périphérique
CPC
G06F 13/10
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
10Program control for peripheral devices
G06F 13/124
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
10Program control for peripheral devices
12using hardware independent of the central processor, e.g. channel or peripheral processor
124where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
G06F 13/126
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
10Program control for peripheral devices
12using hardware independent of the central processor, e.g. channel or peripheral processor
124where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
126and has means for transferring I/O instructions and statuses between control unit and main processor
Déposants
  • BURROUGHS CORPORATION [US]/[US]
Inventeurs
  • BUGGERT, Jerrold, E.
Mandataires
  • PETERSON, Kevin, R.
Données relatives à la priorité
707,11228.02.1985US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) DUAL FUNCTION I/O CONTROLLER
(FR) CONTROLEUR D'E/S A DOUBLE FONCTION
Abrégé
(EN)
An I/O controller functions to provide management of, control of , while functioning as two "virtual" data link processors for at least two separate types of peripheral terminal units, thus enabling data transfers between a host computer and any selected one of the peripheral terminal units. A commonly shared logic interface, common to both virtual controllers, is selected for use by a Request-Program Array Logic unit which arbitrates the utilization of the common logic by one of two virtual controllers at any given time. A first and second status latch is provided in the common front end interface of the I/O controller whereby each status latch provides status signals to the main host computer system of the state of any one of two virtual controllers which share common interface to a host computer. At the particular time that the host is adressing one of the virtual controllers (for the purpose of initializing communications with that controller) via its status latch register, a path is provided to the I/O microprocessor in the controller such that microprocessor access to that status latch is temporarily inhibited in order to maintain stable status signals for the interrogating host computer.
(FR)
Un contrôleur d'E/S gère et contrôle au moins deux types séparés d'unités terminales périphériques, tout en constituant deux processeurs de connexion de données "virtuelles" pour ces deux unités, ce qui permet de transférer des données entre un ordinateur central et n'importe quelle unité terminale périphérique sélectionnée. Une interface logique partagée par les deux contrôleurs en commun est sélectionnée et utilisée par une unité logique vectorielle de progamme demandeur qui décide de l'utilisation de la logique commune par l'un des deux contrôleurs virtuels à un moment donné. Des bascules entre un premier et un deuxième statuts sont formées dans l'interface d'extrémité antérieure commune du contrôleur d'E/S, chaque bascule fournissant des signaux de statut au système de l'ordinateur central sur l'état de l'un ou de l'autre contrôleur virtuel qui partagent une interface commune avec l'ordinateur central. Au moment où l'ordinateur central s'adresse à un des contrôleurs virtuels (afin d'initialiser la communication avec ce contrôleur) par son registre de bascule de statut, un trajet d'accès au microprocesseur d'E/S se forme dans le contrôleur, de sorte que l'accès du microprocesseur à cette bascule de statut soit temporairement bloqué afin de maintenir stables les signaux de statut pour l'ordinateur central interrogateur.
Dernières données bibliographiques dont dispose le Bureau international