WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1986000431) PROCESSEUR DE DONNEES POSSEDANT DES CYCLES D'OPERANDE A CYCLES DE BUS MULTIPLES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1986/000431    N° de la demande internationale :    PCT/US1985/000655
Date de publication : 16.01.1986 Date de dépôt international : 12.04.1985
CIB :
G06F 13/40 (2006.01), G06F 13/42 (2006.01)
Déposants : MOTOROLA, INC. [US/US]; 1303 E. Algonquin Road, Schaumburg, IL 60196 (US)
Inventeurs : MOTHERSOLE, David, S.; (US).
HARTVIGSEN, Jay, Alan; (US).
THOMPSON, Robert, R.; (US)
Mandataire : GILLMAN, James, W. @; Motorola, Inc., Patent Department - Suite 300K, 4250 E. Camelback Road, Phoenix, AZ 85018 (US)
Données relatives à la priorité :
625,068 27.06.1984 US
Titre (EN) DATA PROCESSOR HAVING MULTIPLE BUS CYCLE OPERAND CYCLES
(FR) PROCESSEUR DE DONNEES POSSEDANT DES CYCLES D'OPERANDE A CYCLES DE BUS MULTIPLES
Abrégé : front page image
(EN)In a data processor adapted to perform operations upon operands of a given size, a bus controller (14) is provided to communicate the operands with a storage device (20) having a data port which may be a submultiple of the operand size. In response to a signal from the bus controller (14) requesting the transfer of an operand of a particular size, the storage device (20) provides a size signal indicating the size of the data port available to accommodate the requested transfer. Depending upon the size of the operand to be transferred and the size of the data port of the torage device (20), the bus controller (14) may break the operand transfer cycle into several bus cycles in order to completely transfer the operand. In the process, the bus controller (14) compensates for any address misalignment between the operand and the data port. In order to distinguish individual operand cycles from the several bus cycles which may comprise the operand cycle, the bus controller (14) provides an operand cycle start signal only at the start of the first bus cycle of each operand cycle.
(FR)Dans un processeur de données destiné à exécuter des opérations sur des opérandes d'une taille donnée, un contrôleur de bus (14) permet de mettre les opérandes en communication avec un organe de stockage (20) possédant un port de données qui peut être un sous-multiple de la taille des opérandes. En réponse à un signal émis par le contrôleur de bus (14) demandant le transfert d'un opérande d'une taille particulière, le dispositif de stockage (20) produit un signal de taille indiquant la taille du port de données disponible pour accueillir le transfert requis. Suivant la taille de l'opérande à transférer et la taille du port de données du dispositif de stockage (20), le contrôleur de bus (14) peut diviser le cycle de transfert de l'opérande en plusieurs cycles de bus afin de transférer complétement l'opérande. Pendant ce processus, le contrôleur de bus (14) compense tout mauvais alignement d'adresse entre l'opérande et le port de données. Afin de distinguer les cycles d'opérande individuels de la pluralité de cycles de bus dont peut se composer un cycle d'opérande, le contrôleur de bus (14) produit un signal de départ de cycle d'opérande uniquement au départ du premier cycle de bus de chaque cycle d'opérande.
États désignés : JP, KR.
Office européen des brevets (OEB) (DE, FR, GB, IT, NL).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)