Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO1985002697 - CIRCUIT DE COMPARAISON DE BIT

Note: Texte fondé sur des processus automatiques de reconnaissance optique de caractères. Seule la version PDF a une valeur juridique

Bitvergleichsschaltung

Die Erfindung betrifft eine Bitvergleichsschaltung gemäß dem Oberbegriff des Patentanspruchs 1.

Eine Bitvergleichsschaltung dient dazu, eine Vielfalt von Datenströmen (NRZ-Signalen) auf Übereinstimmung mit einem weiteren vorgegebenen Datenstrom zu prüfen.

Als Bityergleichsschaltung kann eine bekannte Korrelationsschaltung verwendet werden, wie sie in Fig. 1 gezeigt ist. Das vorgegebene Signal wird einem Referenz-Schieberegister zugeführt und das zu überprüfende Signal einem Eingangs-Schieberegister. Sobald sichergestellt ist, daß beide
Schieberegister völlig mit den richtigen Signalen gefüllt sind, wird das Referenz-Schieberegister angehalten, während das Eingangs-Schieberegister weiter getaktet wird. Von hier an werden die Takte gezählt, bis der Korrelatorausgang
Signalübereinstimmung meldet. Das Zählergebnis entspricht dem zu wählenden Schieberegisterabgriff für das überprüfte Signal.

Eine solche Schaltung wird dann sehr aufwendig, wenn damit zu rechnen ist, daß lange Folgen gleicher Binärwerte im
Signal auftreten können. Die Schieberegister der Korrelationsschaltung müssen dann länger sein als die längste mögliche derartige Lauflänge, damit immer ein eindeutiges Ergebnis erzielbar ist. Eine übliche Länge für eine Korrelationsschaltung ist z.B. 64 Bit. Eine solche Korrelationsschaltung ist unter der Bezeichnung TDC 1023 von TRW erhältlich.

Aufgabe der Erfindung ist es, eine Bitvergleichsschaltung zu schaffen, die mit geringem Aufwand schnell und sicher eine Vielfalt von Datenströmen auf Übereinstimmung mit einem weiteren vorgegebenen Datenström überprüft.

Diese Aufgabe wird durch die im Anspruch 1 beschriebene Erfindung gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den UnteranSprüchen beschrieben.

Anhand der Zeichnung werden einige Ausführungsbeispiele der

Erfindung erläutert. Darin zeigen:
Fig. 1 eine bekannte Korrelationsschaltung,
Fig. 2 zeigt ein Anwendungsbeispiel für eine Bitvergleichs- schaltung,
Fig. 3 zeigt den Aufbau der erfindungsgemäßen Bitvergleichs¬ schaltung,
Fig. 4 Spannungsverläufe zur Erklärung der Funktionsweise
von Fig. 3,
Fig. 5 eine weitere Ausführungform einer Bitvergleichsschaltung.

Fig. 1 zeigt eine bekannte Korrelationsschaltung. Ein vorgegebenes Datensignal 11 wird in ein Referenz-Schieberegister

13 mit n-Speicherstellen geladen. Ein zu untersuchender Datenstrom 12 wird in ein Eingangs-Schieberegister 14 mit n- Speicherstellen geladen. Der Inhalt jeder Speicherstelle des Schieberegisters 13 wird über EX-OR-Gatter 15-18 mit dem Inhalt der entsprechenden Speicherstelle des Schieberegisters

14 verglichen. Die Ausgänge der EX-OR-Gatter 15-18 führen auf einen Summierer 19, an dessen Ausgang 20 ein Korrelationssignal bei Signalübereinstimmung anliegt. Liegt aufgrund der Signalbeschaffenheit die Erfordernis vor, die Anzahl der überprüften Bit zu verdoppeln,. um genügende Sicherheit auf Übereinstimmung zu erzielen, muß bei dieser Schaltung der Aufwand verdoppelt werden.

Fig. 2 zeigt ein Anwendungsbeispiel für eine Bitvergleichsschaltung. Das vorgegebene Datensignal 11 wird über ein
4-Bit-Schieberegister 21 als Datensignal A3 auf eine Bitvergleichsschaltung 24 und über einen Umschalter 25 auf einen Ausgang 26 geführt. Das zu überprüfende DatenSignal 12 wird einem 8-Bit-Schieberegister zugeführt. Das um je ein Bit pro Speieherstelle des Schieberegisters 22 verschobene Datensignal 12 wird als Vielfalt von Datensignalen B0-B7 der Bitvergleichsschaltung 24 zugeführt. Die Schieberegister 21, 22 und die Bitvergleichsschaltung 24 werden durch einen Systemtakt T getaktet. An den Ausgängen QA, QB, QC der Bitvergleichsschaltung 24 liegt nach Feststellung der Übereinstimmung zwischen dem Signal A3 und einem der Signale B0-B7 eine Information an, die codiert die Adresse der Leitung angibt, die den "übereinstimmenden Bitstrom führt. Diese Adressenleitungen QA,
QB, QC führen auf eine AuswahlSchaltung 23. Am Ausgang der Auswahlschaltung 23 liegt dann das Datensignal BX an, das mit dem vorgegebenen Datenstrom A3 übereinstimmt. Gleichzeitig liefert die Bitvergleichsschaltung ein Umschaltsignal U für den Umschalter 25. Am Ausgang 26 liegt nun das Datensignal BX an.

Auf diese Weise können zwei aufeinanderfolgende Datenstrδme A und B, die sich zeitlich überlappen und im Überlappungsbereich zwar übereinstimmen, jedoch um eine unbekannte Zahl von Bittakten gegeneinander verschoben sind, bitrichtig zusammengefügt werden. Diese Aufgabe kann z.B. beim Kopfwechsel eines Wiedergabegerätes gestellt werden.

Fig. 3 zeigt den Aufbau der erfindungsgemäßen Bitvergleichsschaltung, wie sie in Fig. 2 als Block 24 eingesetzt werden kann. Das vorgegebene Datensignal A3 ist mit je einem Eingang der EX-OR-Gatter 31-38 verbunden. Auf -den jeweils anderen
Eingang der EX-OR-Gatter 31-38 führen die Datensignale B0-B7. Am Ausgang der EX-OR-Gatter 31-38 liegen die Vergleichsergebnisse e0-e7 an. Sie führen auf jeweils einen Eingang eines zugehörigen NAND-Gatter 39-46, deren zweiter Eingang über ein NOR-Gatter 27 mit dem Systemtakt T verbunden sind. Die Ausgänge der NAND-Gatter 39-46 führen jeweils auf einen S -Eingang von R-S-Flip-Flops 47-54. Die Ausgänge der R-S-Flip-Flops 47-54 führen auf Eingänge E0-E7 einer Auswerteschaltung 63. Ein Ausgang FA der Auswerteschaltung 63 führt über ein AND-Gatter 55 sowohl auf die Reset-Eingänge der
R-S-Flip-Flops 47-54 also auf den Resefc-Eingang eines Zählers 29. Der Ausgang des Zählers 29 führt auf einen weiteren Eingang des NOR-Gatters 27. Zwei Eingänge eines EX-OR-Gatters 30 sind jeweils mit den Datensignalen B6 und B7 verbunden.
Einem NAND-Gatter 28 wird sowohl das Vergleichsergebnis e8 als auch der Systemtakt T zugeführt. Sein Ausgang ist mit dem Eingang des Zählers 29 verbunden. Das AND-Gatter 55 hat zusätzlich einen Eingang für ein Startsignal ST. Die Auswerteschaltung 63 hat drei Ausgänge QA, QB und QC, die das Vergleichsergebnis in Form einer dreistelligen Binärzahl liefern.

Fig. 4 zeigt die Spannungsverläufe zur Erklärung der Funktionsweise von Fig. 3. Solange das Startsignal ST logisch «-0n ist, sind die R-S-Flip-Flops 47 bis 54 zurückgesetzt und der Zähler 29 steht auf "0". Mit Startsignal ST logisch »1» werden die Flip-Flops 47-54 und der Zähler 29 freigegeben.
Die Datensignale B0-B7 werden in den EX-OR-Gattern 31-38 mit dem vorgegebenen Datensignal A3 verglichen und liefern die Vergleichsergebnisse e0-e7. Alle Signale besitzen den gleichen Bittakt T. Sobald ein Vergleichsergebnis zum ersten Mal logisch "1" wird, das heißt die Eingangswerte unterschiedlich sind, wird das entsprechende Flip-Flop 47-54 gesetzt. Wie der Fig. 4 zu entnehmen ist, kann solange kein Vergleichsergebnis e0-e7 erzielt werden, wie die Binärwerte des vorgegebenen Signals A3 und der zu vergleichenden Datensigήale B0-B7 unverändert bleiben. Sobald jedoch ein abweichendes Bit auftaucht, kann schlagartig ein eindeutiges Vergleichsergebnis e0-e7 erzielt werden. Dieses innerhalb kurzer Zeit erzieltes Ergebnis ist jedoch unsicher, wenn die Gefahr von Störungen besteht. Das abweichende Bit könnte durch eine StÖreinstreu- ung gleichzeitig im Signal A3 und B0-B7 entstanden sein. Es würde in diesem Fall zu einem falschen Vergleichsergebnis ühren.

Aus Gründen der Störsicherheit muß über eine längere Zeit beobachtet werden, ob tatsächlich eines der R-S-Flip-Flops 47-54 nicht gesetzt wird. Erst dann kann das Vergleichsergebnis e0-e7 als gesichert angesehen werden. Der Zähler
29 bestimmt die Zeit. Eine Verdopplung dieser Sicherheitszeit bedeutet eine zusätzliche Zählerstufe. Bei Verwendung der Korrelationsschaltung gemäß Fig. 1 müßte der gesamte
Aufwand dieser Schaltung verdoppelt werden.

Obwohl die Schaltung gemäß Fig. 1 den Vergleich sämtlicher Bits gleichzeitig durchführt, ist sie bei der Verarbeitung bitserieller Signale nicht schneller als die Schaltung gemäß Fig. 3, da die Schieberegister 13, 14 ja zunächst einmal mit den zu prüfenden Signalen 11, 12 gefüllt werden
müssen.

Im Falle von Störungen kann die Schaltung gemäß Fig. 3 sogar zeitsparender arbeiten. Beim Auftreten einer Störung werden meist sofort alle R-S-Flip-Flops 47-54 gesetzt. Dies erkennt die Auswerteschaltung 63. Der Ausgang FA wird logisch "0".
Der Vergleichsvorgang wird sofort neu gestartet, indem alle R-S-Flip-Flops 47-54 und der Zähler 29 zurückgesetzt werden. Bei Verwendung der Korrelationsschaltung gemäß Fig. 1 kann die Störung erst festgestellt werden, wenn die Schieberegister 13, 14 gefüllt sind und dann der Korrelatorausgang 20 kein eindeutiges Vergleichsergebnis liefert. Bei der Schaltung gemäß Fig. 1 wird für einen Vergleichsvorgang stets die gleiche Anzahl von Bits verwendet. Die Sicherheit des Vergleichsergebnisses ist daher stark vom Signalverlauf abhängig. Wenn z.B. während der Vergleichszeit nur ein Bit von den übrigen Bits abweicht, kann zwar ein Vergleichsergebnis erzielt werden, das Ergebnis ist jedoch verhältnismäßig unsicher, da, wie bereits beschrieben, dieses abweichende Bit auch auf eine Störung zurückzuführen sein kann. Bei einem Signal mit vielen Pegelübergängen wird man dagegen ein sehr sicheres Vergleichsergebnis erzielen, bzw. Störungen erkennen können.

Der Zähler 29 in Fig. 3 kann auf einen Wert kleiner als 64 eingestellt sein und trotzdem kann das Vergleichsergebnis siclτereι* sein als bei Verwendung einer Schaltung gemäß Fig. 1 mit 64 Stufen. Je mehr Pegelübergänge innerhalb eines Signals vorkommen, desto sicherer ist das Vergleichsergebnis. Daher ist es vorteilhaft, mit dem Zähler 29 nicht den Bittakt, sondern die Pegelübergänge des Eingangssignals .zu zählen.
Diese Zählimpulse werden durch das EX-OR-Gatter 30 aus den Signalen B6 und B7 erzeugt. Das Vergleichsergebnis e8 wird bei jedem Pegelübergang des Signals für eine Bitperiode logisch "1" und sorgt dafür, daß dem Zähler 29 über das NAND-Gatter 28 ein Taktimpuls zugeführt wird. Die rechte Hälfte von Fig. 4 zeigt, daß während der Dauer periodischer Bitfolgen bestimmte Flip-Flops nicht gesetzt werden. Nur bei Unregelmäßigkeiten der periodischen Folge bzw. zu Beginn oder Ende der Folge können alle Flip-Flops gesetzt werden. Die Problematik, bei einer periodischen Bitfolge ein eindeutiges Vergleichsergebnis zu erzielen, besteht in gleicher Weise bei einer Schaltung, die mit einem Korrelator gemäß Fig. 1
arbeitet.

Bei einer Schaltung gemäß Fig. 3 kann jedoch leicht dafür gesorgt werden, daß der Vergleichsvorgang erst dann abgeschlossen wird, wenn alle Flip-Flops bis auf eins gesetzt sind, so daß das Vergleichsergebnis eindeutig ist.

Fig. 5 zeigt die erforderliche Schaltunσserweiterung.. Das logische Verhalten der Auswerteschaltung 63, z.B. für das
IC 74148, ist in der nachstehenden Tabelle aufgezeigt.

Eing nge AU!sgänge FA
EO El E2 £3 E4 E5 E6 E7 QC QB QA FA
X X X X X X X X 1 1 1 1
X X X X X X X 0 0 0 0 1
X X X X X X 0 1 0 0 1 1
X X X X X 0 1 1 0 1 0 1
X X X X 0 1 1 1 0 1 1 1
X X X 0 1 1 1 -1 1 0 0 1
X X 0 1 1 1 1 1•. 1 0 1 1
X 0 1 1 1 1 1 . 1 1 1 0 1
Q 1 1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1 1 0

Die verwendete Auswerteschaltung 63 arbeitet nicht eindeutig. Sie ist nur in der Lage, eindeutig festzustellen, daß alle Eingänge logisch "1" sind. Sie liefert dann am Ausgang FA eine logische "0". Um zu erkennen, daß ein eindeutiges Vergleichsergebnis vorliegt, ist es erforderlich, daß die Schaltung erkennt, daß nur einer der Eingänge logisch "0" ist. Dazu werden in Fig. 5 zwei Auswerteschaltungen 59, 60 mit entgegengesetzter Eingangsreihenfolge zusammengeschaltet.
Die Ausgänge QA, QB, QC der beiden Auswerteschaltungen 59, 60 sind über drei EX-OR-Gatter 61-63 und einem AND-Gatter 64 zusammengefaßt. Der Ausgang des AND-Gatters' 64 kann nur dann logisch "1" werden, wenn die beiden durch die Ausgangswerte QA, QB, QC gebildeten Zahlen komplementär sind. Dieser Fall kann aber in der Fig. 5 nur dann eintreten, wenn genau einer . der Eingänge logisch "0" ist. Das Umschaltsignal U wird nur dann logisch "1", wenn der Zähler 29 seinen Endstand erreicht hat und ein wirklich eindeutiges Vergleichsergebnis vorliegt. Der Zähler 29 sorgt für genügend große Sicherheit bei Signalfolgen, die zu einem sehr schnellen Vergleichsergebnis führen, während die Schaltungserweiterung gemäß Fig. 5 dafür sorgt, daß bei Signalfolgen, die über längere Zeit kein eindeutiges Vergleichsergebnis ermöglichen, gewartet wird, bis Eindeutigkeit vorliegt.

Die Schaltungserweiterung ist sicher in den meisten Anwendungsfällen nicht erforderlich, wenn der Endstand des Zählers Z nicht zu klein gewählt wird (z.B. 32 oder 64). In diesem Fall ist es äußerst unwahrscheinlich, daß beim erreichen des Zählerstandes mehr als ein Flip-Flop noch auf L ist.