WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1984002015) PROCEDE ET APPAREIL DE CONTROLE DU SYSTEME D"INTERCONNEXIONS INTERNES ENTRE n BORNES D"UN RESEAU ELECTRIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1984/002015    N° de la demande internationale :    PCT/HU1983/000056
Date de publication : 24.05.1984 Date de dépôt international : 15.11.1983
CIB :
G01R 31/04 (2006.01), G01R 31/28 (2006.01)
Déposants :
Inventeurs :
Données relatives à la priorité :
  30.12.1899 null
Titre (EN) A METHOD AND APPARATUS FOR THE EXAMINATION OF THE INTERNAL INTERCONNECTION SYSTEM BETWEEN n TERMINALS OF AN ELECTRICAL NETWORK
(FR) PROCEDE ET APPAREIL DE CONTROLE DU SYSTEME D"INTERCONNEXIONS INTERNES ENTRE n BORNES D"UN RESEAU ELECTRIQUE
Abrégé : front page image
(EN)A method for the examination of an internal interconnection system between n terminals of an electrical network and for storing the results in a memory comprising n memory cells by means of measuring the existence or non-existence of the signal passage between the terminals, in which a demultiplexer is used to pass a marking state on a terminal of the network and a multiplexer is used to detect the throughpass of the marking signal to other terminals of the network in first cycles a, and when such passage is detected, the positions of the demultiplexer and the multiplexer are stored together with a so called closing bit representing the end of a series of interconnections, and in subsequent cycles b the next undetected terminal is determined which is followed by a next cycle a, and this sequence is continued until all interconnections of the network get stored in the memory. In the apparatus for carrying out the method a first address generator (DMC) is associated with the demultiplexer (DMPX) and a second one (MPC) with the multiplexer (MPX), and a memory (MEM) is used to set the demultiplexer. The setting of the multiplexer is temporarily stored in a register (REG) which is subsequently read in the memory. The memory sets the demultiplexer to the selected terminals. The memory setting is facilitated by a memory addressing circuit (MEC). The apparatus is designed to function in accordance with the method and comprises a pair of comparators storing threshold values used for the logical minimizing operations defining the actual fresh memory addresses.
(FR)Un procédé permet de contrôler un système d"interconnexions internes entre n bornes d"un réseau électrique et de stocker les résultats dans une mémoire comprenant n cellules de mémoire en déterminant l"existence ou la non existence du passage de signaux entre les bornes. Dans ce procédé, on utilise un démultiplexeur pour faire passer un signal de marquage sur une borne du réseau, ainsi qu"un multiplexeur pour détecter le passage du signal de marquage vers d"autres bornes du réseau dans des premiers cycles a, et, lorsqu"un tel passage est détecté, les positions du démultiplexeur et du multiplexeur sont stockées ensemble avec un bit dit de fermeture représentant la fin d"une série d"interconnexions et, dans des cycles ultérieurs b, la borne suivante non détectée est déterminée, puis vient ensuite un cycle a, et cette séquence continue jusqu"à ce que toutes les interconnexions du réseau soient mémorisées dans la mémoire. Dans l"appareil de mise en oeuvre du procédé, un premier générateur d"adresses (DMC) est associé au démultiplexeur (DMPX) et un second générateur (MPC) est associé au multiplexeur (MPX), et une mémoire (MEM) est utilisée pour positionner le démultiplexeur. Le positionnement du multiplexeur est mémorisé temporairement dans un registre (REG) qui est lu ultérieurement dans la mémoire. La mémoire positionne le démultiplexeur sur les bornes sélectionnées. Le positionnement de mémoire est facilité par un circuit d"adressage en mémoire (MEC). L"appareil est conçu pour fonctionner selon ce procédé et comprend une paire de comparateurs qui mémorisent des valeurs seuils utilisées pour les opérations logiques de minimalisation définissant les adresses réelles nouvelles en mémoire.
États désignés :
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)