WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1984001843) MEMOIRES A COMMANDES MULTIPLES DANS UN MICRO-CONTROLEUR A PIPELINE POUR MANIPULER DES SOUS-PROGRAMMES DE BRANCHEMENT ET DE RETOUR A LA SEQUENCE PRINCIPALE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1984/001843    N° de la demande internationale :    PCT/US1983/001707
Date de publication : 10.05.1984 Date de dépôt international : 03.11.1983
CIB :
G06F 9/26 (2006.01)
Déposants :
Inventeurs :
Données relatives à la priorité :
  30.12.1899 null
Titre (EN) MULTIPLE CONTROL STORES IN A PIPELINED MICROCONTROLLER FOR HANDLING JUMP AND RETURN SUBROUTINES
(FR) MEMOIRES A COMMANDES MULTIPLES DANS UN MICRO-CONTROLEUR A PIPELINE POUR MANIPULER DES SOUS-PROGRAMMES DE BRANCHEMENT ET DE RETOUR A LA SEQUENCE PRINCIPALE
Abrégé : front page image
(EN)A microcontroller for controlling a digital device without loss of clock cycles which controller is formed of a plurality of control stores (20a, 20b, 20c) each of which is provided with a register counter (21a, 21b, 21c) to address different locations within corresponding control store. Each control store is accessed each clock cycle and an instruction register (22) is provided to receive one of the fetched microinstructions from the selected control store. In this manner, a microinstruction is presented to the instruction register each clock cycle even though the previous microinstruction was a conditional branch, a jump to subroutine or a return to subroutine instruction. In order to accommodate jump to subroutine and corresponding return from subroutine instructions, arbitration logic (27) is provided to specify which control store is to provide the next microinstruction of the routine to which the jump is made and also which control store is to provide the next microinstruction after that routine is completed.
(FR)Un micro-contrôleur permettant de commander un dispositif numérique sans perte des cycles d'horloge est formé d'une pluralité de mémoires de commande (20a, 20b, 20c), chacune d'elles étant pourvue d'un compteur à registre (21a, 21b, 21c) pour accéder à des adresses en mémoire dans la mémoire de commande correspondante. On a accès à chaque mémoire de commande à chaque cycle d'horloge et un registre d'instruction (22) est prévu pour recevoir l'une des micro-instructions extraites de la mémoire de commande sélectionnée. De cette manière, une micro-instruction est présentée au registre d'instruction à chaque cycle d'horloge même si la micro-instruction antérieure était un branchement conditionnel, un branchement sur un sous-programme ou un retour à une instruction du sous-programme. De manière à adapter le branchement sur le sous-programme et le retour correspondant à partir des instructions du sous-programme, un circuit logique d'arbitrage (27) est prévu pour spécifier quelle est la mémoire de commande qui doit fournir la micro-instruction suivante du programme sur lequel le branchement est réalisé et également quelle est la mémoire de commande qui doit fournir la micro-instruction suivante après avoir achevé ce programme.
États désignés :
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)