Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO1981000475 - APPAREIL D"ESSAI POUR SYSTEMES A BASE MICROPROCESSEURS

Numéro de publication WO/1981/000475
Date de publication 19.02.1981
N° de la demande internationale PCT/US1979/000550
Date du dépôt international 27.07.1979
CIB
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
22
Détection ou localisation du matériel d'ordinateur défectueux en effectuant des tests pendant les opérations d'attente ou pendant les temps morts, p.ex. essais de mise en route
26
Essais fonctionnels
273
Matériel d'essai, c.à d. circuits de traitement de signaux de sortie
277
avec une comparaison entre la réponse effective et la réponse connue en l'absence d'erreur
G06F 11/277 (2006.01)
CPC
G06F 11/277
Déposants
Inventeurs
Données relatives à la priorité
US79/0055027.07.1979WO
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) TESTOR FOR MICROPROCESSOR-BASED SYSTEMS
(FR) APPAREIL D"ESSAI POUR SYSTEMES A BASE MICROPROCESSEURS
Abrégé
(EN)
An automatic test apparatus (10) coupled to a bi-directional internal data and control bus (26) of a programmed microprocessor based system (14) tests the performance of the system (14) in real time. Signal responses of the bus (26) within a known good system (12) are compared in real time to signal responses on the bus (26) of the unknown system under test (14) in order to identify faults. Faults are isolated by a sequential algorithm which stops operation at the designated occurence of a fault, typically the first fault, and thereupon traces the error causing the fault to the subsystem or components in the system under test (14) supplying the indicated error signal to the bi-directional bus (26).
(FR)
Un appareil d"essai automatique (10) couple a un bus de commande et de donnee internes bidirectionnelles (26) d"un systeme a base de microprocesseurs programme (14) controle le rendement du systeme (14) en temp s reel. Des reponses de signaux du bus (26) dans un bon systeme connu (12) sont comparees en temps reel aux reponses de signaux sur le bus (26) du systeme non connu a l"essai (14) de maniere a identifier les defaillances. Les defaillances sont isolees par un algorithme sequentiel qui arrete le fonctionnement au moment designe ou se produit une defaillance, generalement la premiere defaillance, puis il etablit quel est le sous-systeme ou composant defectueux du systeme a l"essai (14), envoyant le signal d"erreur indiquee au bus bidirectionnel (26).
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international