Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO1981000154 - CIRCUIT INTEGRE A MEMOIRE MORTE PROGRAMMABLE AVEC DES MODES DE CONTROLE BINAIRE ET DE DEPROGRAMMATION ET METHODES DE PROGRAMMATION ET D'ESSAI DE CE CIRCUIT

Numéro de publication WO/1981/000154
Date de publication 22.01.1981
N° de la demande internationale PCT/US1980/000828
Date du dépôt international 01.07.1980
CIB
G11C 16/34 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
06Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
34Détermination de l'état de programmation, p.ex. de la tension de seuil, de la surprogrammation ou de la sousprogrammation, de la rétention
G11C 29/34 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
29Vérification du fonctionnement correct des mémoires; Test de mémoires lors d'opération en mode de veille ou hors-ligne
04Détection ou localisation d'éléments d'emmagasinage défectueux
08Test fonctionnel, p.ex. test lors d'un rafraîchissement, auto-test à la mise sous tension ou test réparti
12Dispositions intégrées pour les tests, p.ex. auto-test intégré
18Dispositifs pour la génération d'adresses; Dispositifs pour l'accès aux mémoires, p.ex. détails de circuits d'adressage
30Accès à des réseaux uniques
34Accès simultané à plusieurs bits
G11C 29/50 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
29Vérification du fonctionnement correct des mémoires; Test de mémoires lors d'opération en mode de veille ou hors-ligne
04Détection ou localisation d'éléments d'emmagasinage défectueux
50Test marginal, p.ex. test de vitesse, de tension ou de courant
CPC
G06F 2201/81
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2201Indexing scheme relating to error detection, to error correction, and to monitoring
81Threshold
G11C 16/34
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
G11C 17/14
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
17Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
14in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
G11C 2029/5004
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
50Marginal testing, e.g. race, voltage or current testing
5004Voltage
G11C 29/34
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
12Built-in arrangements for testing, e.g. built-in self testing [BIST] ; or interconnection details
18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
30Accessing single arrays
34Accessing multiple bits simultaneously
G11C 29/50
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
50Marginal testing, e.g. race, voltage or current testing
Déposants
Inventeurs
Données relatives à la priorité
5388002.07.1979US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) PROGRAMMABLE READ ONLY MEMORY INTEGRATED CIRCUIT WITH BITCHECK AND DEPROGRAMMING MODES AND METHODS FOR PROGRAMMING AND TESTING SAID CIRCUIT
(FR) CIRCUIT INTEGRE A MEMOIRE MORTE PROGRAMMABLE AVEC DES MODES DE CONTROLE BINAIRE ET DE DEPROGRAMMATION ET METHODES DE PROGRAMMATION ET D'ESSAI DE CE CIRCUIT
Abrégé
(EN)
A programmable read only memory (PROM) integrated circuit is constructed with two new operating modes: a bit-check mode and a deprogramming mode. In the bitcheck mode, circuitry is provided to readily determine the apparent threshold voltage of each programmable transistor within the PROM. In the deprogramming mode, circuitry is provided to simultaneously subject all programmable transistors within the PROM to a deprogramming stress. The bitcheck mode provides a rapid programming method, and the bit-check mode and deprogramming mode are utilized in conjunction with each other to provide a rapid and thorough testing method.
(FR)
Un circuit integre a memoire morte programmable (PROM) est construit avec deux nouveaux modes de fonctionnement: un mode a controle par bits et un mode de deprogrammation. Dans le mode de controle par bits, le reseau de circuit est concu pour determiner la tension de seuil apparente de chaque transistor programmable dans la (PROM). Dans le mode de deprogrammation, le reseau de circuit est concu pour soumettre simultanement tous les transistors programmables dans la (PROM) a une contrainte de deprogrammation. Le mode de controle par bits permet une programmation rapide, et le mode de controle par bits et le mode de deprogrammation sont utilises conjointement comme methode d'essai rapide et complet.
Également publié en tant que
Autres publications associées
Dernières données bibliographiques dont dispose le Bureau international