Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO1980002624) DISPOSITIF DE MEMOIRE A SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1980/002624 N° de la demande internationale : PCT/JP1980/000106
Date de publication : 27.11.1980 Date de dépôt international : 17.05.1980
CIB :
G11C 11/404 (2006.01) ,H01L 21/334 (2006.01) ,H01L 27/108 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
40
utilisant des transistors
401
formant des cellules nécessitant un rafraîchissement ou une régénération de la charge, c. à d. cellules dynamiques
403
avec régénération de la charge commune à plusieurs cellules de mémoire, c. à d. rafraîchissement externe
404
avec une porte à transfert de charges, p.ex. un transistor MOS, par cellule
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
105
comprenant des composants à effet de champ
108
Structures de mémoires dynamiques à accès aléatoire
Déposants :
Inventeurs :
Données relatives à la priorité :
79/6122718.05.1979JP
Titre (EN) SEMICONDUCTIVE MEMORY DEVICE AND FABRICATING METHOD THEREFOR
(FR) DISPOSITIF DE MEMOIRE A SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION
Abrégé :
(EN) In prior art, for a one-transistor- one-capacitor-memory, the area of a memory cell is influenced by the accuracy of patterning for capacitor electrodes (3). The prior art requires therefore to take into estimation an error in patterning the capacitor electrodes (3) in addition to the minimum requisite area to the capacitor electrodes. For decreasing the area of a memory cell, according to the present invention, capacitors (14) are made of silicon nitride, memory cells are isolated by the combination of thick insulator layers (18) and field-shield layers (20), and capacitor electrodes (13) are formed by self-alignment, using the field-shield layers (20) and gate electrodes (16) of the transistors. The present invention is usable for IC- and LSI- fabrications.
(FR) Dans la technique anterieure, pour une memoire a un transistor-un condensateur, la zone d"une cellule de memoire est influencee par l"exactitude de modelage des electrodes (3) du condensateur. La technique anterieure necessitait donc de prendre en estimation une erreur de modelage des electrodes (3) de condensateur en plus de la zone minimale requise pour les electrodes du condensateur. Pour diminuer la zone d"une cellule de memoire, les condensateurs sont fabriques avec du nitrure de silicium, les cellules de memoire sont isolees en combinant des couches epaisses isolantes (18) et des couches de champs-ecrans (20) et les electrodes de condensateurs (13) sont formees par alignement automatique en utilisant les couches de champs-ecrans (20) et les electrodes de porte (16) des transistors. La presente invention est utilisable pour des fabrications IC et LSI.
États désignés :
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)
Also published as:
EP0028654US4513304