PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le mardi 19.11.2019 à 16:00 CET
Recherche dans les collections de brevets nationales et internationales
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1980000639) FABRICATION D"UN CIRCUIT INTEGRE UTILISANT DES MODELES EPAIS A HAUTE RESOLUTION
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/1980/000639 N° de la demande internationale : PCT/US1979/000702
Date de publication : 03.04.1980 Date de dépôt international : 07.09.1979
CIB :
G03F 7/09 (2006.01) ,H01L 21/027 (2006.01) ,H01L 21/312 (2006.01)
G PHYSIQUE
03
PHOTOGRAPHIE; CINÉMATOGRAPHIE; TECHNIQUES ANALOGUES UTILISANT D'AUTRES ONDES QUE DES ONDES OPTIQUES; ÉLECTROGRAPHIE; HOLOGRAPHIE
F
PRODUCTION PAR VOIE PHOTOMÉCANIQUE DE SURFACES TEXTURÉES, p.ex. POUR L'IMPRESSION, POUR LE TRAITEMENT DE DISPOSITIFS SEMI-CONDUCTEURS; MATÉRIAUX À CET EFFET; ORIGINAUX À CET EFFET; APPAREILLAGES SPÉCIALEMENT ADAPTÉS À CET EFFET
7
Production par voie photomécanique, p.ex. photolithographique, de surfaces texturées, p.ex. surfaces imprimées; Matériaux à cet effet, p.ex. comportant des photoréserves; Appareillages spécialement adaptés à cet effet
004
Matériaux photosensibles
09
caractérisés par des détails de structure, p.ex. supports, couches auxiliaires
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
027
Fabrication de masques sur des corps semi-conducteurs pour traitement photolithographique ultérieur, non prévue dans le groupe H01L21/18 ou H01L21/34187
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
31
pour former des couches isolantes en surface, p.ex. pour masquer ou en utilisant des techniques photolithographiques; Post-traitement de ces couches; Emploi de matériaux spécifiés pour ces couches
312
Couches organiques, p.ex. couche photosensible
Déposants :
Inventeurs :
Données relatives à la priorité :
94136911.09.1978US
Titre (EN) FABRICATION OF INTEGRATED CIRCUITS UTILIZING THICK HIGH-RESOLUTION PATTERNS
(FR) FABRICATION D"UN CIRCUIT INTEGRE UTILISANT DES MODELES EPAIS A HAUTE RESOLUTION
Abrégé :
(EN) In an integrated circuit fabrication sequence, a relatively thick sacrificial layer (18) is deposited on a non-planar surface of a device wafer in which high-resolution features are to be defined. The thick layer has a conforming lower surface and an essentially planar top surface and the capability of being patterned in a high-resolution way. An intermediate masking layer (22) and then a thin resist layer (20) are deposited on the top surface of the sacrificial layer, the thickness of the resist layer being insufficient by itself to provide adequate step coverage if the resist layer were applied directly on the nonplanar surface. A high-resolution pattern defined in the resist layer is transferred into the intermediate masking layer. Subsequently, a dry processing technique is utilized to replicate the pattern in the sacrificial layer. A high-resolution pattern with near-vertical sidewalls is thereby produced in the sacrificial layer. By means of the patterned sacrificial layer, high-resolution features are then defined in the underlying nonplanar surface.
(FR) Dans la sequence de fabrication d"un circuit integre, une couche sacrificatoire relativement epaisse est deposee sur une surface non-plane d"une tranche de dispositif dans lequel des structures a haute resolution doivent y etre definies. La couche epaisse a une surface inferieure de conformation et une surface superieure essentiellement plane et l"aptitude a etre modelee de facon haute resolution. Une couche intermediaire de masquage (22) et puis une couche mince de reserve (20) sont deposees sur la surface superieure de la couche sacrificatoire, l"epaisseur de la couche de reserve etant insuffisante en soi pour fournir une couverture a degre adequate si cette couche de reserve etait appliquee directement sur la surface non plane. Un modele a haute resolution defini dans la couche de reserve est transferee dans la couche de masquage intermediaire. Ulterieurement, une technique de processus a sec est utilisee pour la reproduction du modele dans la couche sacrificatoire. Un modele a haute resolution avec des parois laterales presque verticales est ainsi produit dans la couche sacrificatoire. Au moyen de cette couche sacrificatoire ainsi modelee des structures a haute resolution sont alors definies dans la surface sous-jacente non-plane.
États désignés :
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)