WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Parcourir
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1980000639) FABRICATION D"UN CIRCUIT INTEGRE UTILISANT DES MODELES EPAIS A HAUTE RESOLUTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1980/000639    N° de la demande internationale :    PCT/US1979/000702
Date de publication : 03.04.1980 Date de dépôt international : 07.09.1979
CIB :
G03F 7/09 (2006.01), H01L 21/027 (2006.01), H01L 21/312 (2006.01)
Déposants :
Inventeurs :
Données relatives à la priorité :
941369 11.09.1978 US
Titre (EN) FABRICATION OF INTEGRATED CIRCUITS UTILIZING THICK HIGH-RESOLUTION PATTERNS
(FR) FABRICATION D"UN CIRCUIT INTEGRE UTILISANT DES MODELES EPAIS A HAUTE RESOLUTION
Abrégé : front page image
(EN)In an integrated circuit fabrication sequence, a relatively thick sacrificial layer (18) is deposited on a non-planar surface of a device wafer in which high-resolution features are to be defined. The thick layer has a conforming lower surface and an essentially planar top surface and the capability of being patterned in a high-resolution way. An intermediate masking layer (22) and then a thin resist layer (20) are deposited on the top surface of the sacrificial layer, the thickness of the resist layer being insufficient by itself to provide adequate step coverage if the resist layer were applied directly on the nonplanar surface. A high-resolution pattern defined in the resist layer is transferred into the intermediate masking layer. Subsequently, a dry processing technique is utilized to replicate the pattern in the sacrificial layer. A high-resolution pattern with near-vertical sidewalls is thereby produced in the sacrificial layer. By means of the patterned sacrificial layer, high-resolution features are then defined in the underlying nonplanar surface.
(FR)Dans la sequence de fabrication d"un circuit integre, une couche sacrificatoire relativement epaisse est deposee sur une surface non-plane d"une tranche de dispositif dans lequel des structures a haute resolution doivent y etre definies. La couche epaisse a une surface inferieure de conformation et une surface superieure essentiellement plane et l"aptitude a etre modelee de facon haute resolution. Une couche intermediaire de masquage (22) et puis une couche mince de reserve (20) sont deposees sur la surface superieure de la couche sacrificatoire, l"epaisseur de la couche de reserve etant insuffisante en soi pour fournir une couverture a degre adequate si cette couche de reserve etait appliquee directement sur la surface non plane. Un modele a haute resolution defini dans la couche de reserve est transferee dans la couche de masquage intermediaire. Ulterieurement, une technique de processus a sec est utilisee pour la reproduction du modele dans la couche sacrificatoire. Un modele a haute resolution avec des parois laterales presque verticales est ainsi produit dans la couche sacrificatoire. Au moyen de cette couche sacrificatoire ainsi modelee des structures a haute resolution sont alors definies dans la surface sous-jacente non-plane.
États désignés :
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)