Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. KR1020050123169 - CIRCUIT DEVICE WITH AT LEAST PARTIAL PACKAGING AND METHOD FOR FORMING

Office République de Corée
Numéro de la demande 1020057019853
Date de la demande 18.10.2005
Numéro de publication 1020050123169
Date de publication 29.12.2005
Numéro de délivrance 1011655800000
Date de délivrance 23.07.2012
Type de publication B1
CIB
H01L 21/60
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
Déposants FREESCALE SEMICONDUCTOR, INC.
프리스케일 세미컨덕터, 인크.
Inventeurs LEAL GEORGE
레알 조지
ZHAO JIE HUA
즈하오 지-후아
PRACK EDWARD R.
프락 에드워드 알.
WENZEL ROBERT J.
웬젤 로버트 제이.
SAWYER BRIAN D.
사우어 브라이언 디.
WONTOR DAVID G.
원토르 데이빗 지.
MANGRUM MARC ALAN
만그럼 마크 알란
Mandataires 정상구
이범래
신현문
Données relatives à la priorité 10418790 18.04.2003 US
Titre
(EN) CIRCUIT DEVICE WITH AT LEAST PARTIAL PACKAGING AND METHOD FOR FORMING
(KO) 적어도 부분적인 패키징을 갖는 회로 디바이스 및 형성하기위한 방법
Abrégé
(EN)

In one embodiment, circuit device (15) is placed within an opening of a conductive layer (10) which is then partially encapsulated with an encapsulant (24) so that the active surface of the circuit device (15) is coplanar with the conductive layer (10). In this embodiment, at least a portion of the conductive layer (10) may be used as a reference voltage plane (e.g. a ground plane). In one embodiment, circuit device (115) is placed on a conductive layer (100) such that an active surface of circuit device (115) is between conductive layer (100) and an opposite surface of circuit device (115). In this embodiment, conductive layer (100) has at least one opening (128) to expose the active surface of circuit device (115). The encapsulant (24, 126, 326) may be electrically conductive for some embodiments, and electrically non-conductive for other embodiments.

© KIPO & WIPO 2007

(KO)
일 실시예에서, 회로 디바이스(15)는 도전층(10)의 개구내에 위치되고, 회로 디바이스(15)의 활성 표면이 도전층(10)과 동일 평면이도록 캡슐제(24)로 캡슐화된다. 일 실시예에서, 도전층(10)의 적어도 일 부분은 기준 전압면(예를 들어, 접지면)으로서 사용될 수 있다. 일 실시예에서, 회로 디바이스(115)의 활성 표면은 도전층(100)과 회로 디바이스(115)의 대향 표면 사이에 있도록 회로 디바이스(115)는 도전층(100)상에 위치한다. 이 실시예에서, 도전층(100)은 회로 디바이스(115)의 활성 표면을 노출시키기 위해 적어도 하나의 개구(128)를 갖는다. 캡슐제 층(24, 126, 326)은 일 실시예들에서 전기적으로 도전성일 수 있고 다른 실시예들에서 전기적으로 비-도전성일 수 있다.