Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. KR1019990064101 - 반도체디바이스시험장치

Office
République de Corée
Numéro de la demande 1019980702582
Date de la demande 08.04.1998
Numéro de publication 1019990064101
Date de publication 26.07.1999
Numéro de délivrance 1003933160000
Date de délivrance 19.09.2003
Type de publication B1
CIB
G01R 31/26
GPHYSIQUE
01MÉTROLOGIE; TESTS
RMESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31Dispositions pour tester les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour tests électriques caractérisées par ce qui est testé, non prévues ailleurs
26Test de dispositifs individuels à semi-conducteurs
Déposants 오우라 히로시가부시키가이샤 아드반테스트
Inventeurs 이토 아키히코
고바야시 요시히토
Mandataires 박종혁
정진상
장용식
Données relatives à la priorité 96-211584 09.08.1996 JP
Titre
(KO) 반도체디바이스시험장치
Abrégé
(KO) IC 패키지의 종류가 변경되어도, IC 소켓을 교환할 필요를 없이한 반도체 디바이스 시험장치를 제공한다. 피시험 IC를 수납하는 디바이스 수납 캐리어(100)의 저부를 개방하고, 이 디바이스 수납 캐리어의 개방저부에, 탄성을 가진 고무판(111)과, 이 고무판의 두께 방향으로 서로 절연상태에서 또한 양단부가 상기 고무판의 양면에 노출한 상태로, 매설된 다수개의 도전성 세선(112)등으로 구성된 도전성 세선 매설부재(110)를 부착하고, 이 도전성 세선 매설부재상에 피시험 IC를 재치한다. 적어도 상기 도전성 세선 매설부재의 상면에 재치된 피시험 IC의 각 단자와 대응하는 위치에, 금패드(72)가 상호 절연상태에서 형성된 보드(70)를 테스트 헤드에 부착하고, 테스트부(21)에 있어서의 피시험 IC의 시험시에, 상기 도전성 세선 매설부재의 하면을 상기 보드에 접촉시켜, 피시험 IC의 각 단자와 상기 보드의 대응하는 도전체 패드와를 상기 도전성 세선을 통하여 상호 전기적으로 접속한다.