Veuillez attendre...
Donnez-nous votre avis au sujet de PATENTSCOPE ou dites-nous ce qui pourrait être ajouté ou comment nous pourrions améliorer l'interface.
PROBLEM TO BE SOLVED: To allow high speed memory access between master devices.
SOLUTION: Bridge devices 12 includes slave circuits 12a1 to 12a4 which are connected with each other via buses 12b and each of which is connected to one of master devices 11a1 to 11a4, functions as a slave to the connected master device, and performs communication according to a protocol in which the number of masters in a system is restricted. When the master device 11a1 makes access by specifying a first address of a memory 11b4 connected to the master device 11a4, the master devices 11a1 and 11a4 are allowed to communicate to the slave circuit 12a1 and the slave circuit 12a4 to which an address corresponding to the first address is specified via the bus 12b according to the addresses of the memories specified to respective slave circuits 12a1 to 12a4 and connected to the master devices to which respective slave circuits 12a1 to 12a4 are connected.
SELECTED DRAWING: Figure 1
COPYRIGHT: (C)2020,JPO&INPIT
【課題】マスタ装置間での高速なメモリアクセスを可能とする。【解決手段】ブリッジ装置12は、バス12bを介して相互に接続されるとともに各々がマスタ装置11a1−11a4の何れかに接続し、接続したマスタ装置に対するスレーブとして機能し、システム内でのマスタの数が制限されているプロトコルにしたがった通信を行うスレーブ回路12a1−12a4を備え、マスタ装置11a1がマスタ装置11a4に接続されたメモリ11b4の第1のアドレスを指定したアクセスを行うとき、スレーブ回路12a1−12a4の各々に対して設定された、スレーブ回路12a1−12a4の各々が接続するマスタ装置に接続されたメモリのアドレスに基づいて、スレーブ回路12a1と、第1のアドレスに対応するアドレスが設定されたスレーブ回路12a4と、バス12bとを介して、マスタ装置11a1,11a4を通信させる。【選択図】図1